Вычислительное устройство Советский патент 1985 года по МПК G06F7/49 

с соответствующими выходами элементов И первой группы и первыми входами элементов ИЛИ второй группы, выходы которых соединены с вторым выхо дом блока коммутации, первый информационный вход которого соединен с первыми входами элементов И первой и второй групп, вторые входы соединены с пятым управляющим входом блока коммутации, первый управляющий вход которого соединен с третьими и первыми входами элементов И первой и третьей групп соответственно , вторые входы элементов И третьей группы соединены с третьим информационным входом блока коммутации, второй управляющий вход которого сое динен с третьими входами элементов И второй группы и первым входом элемента И, второй вход которого соединен с вторым информационным входом блока коммутации и третьими входами элементов И третьей группы, четвертые входы которых соединены с первым управляющим входом коммутатора и четвертым управляющим входом блока коммутации, третий управляющий вход которого соединен с вторым управляющим входом коммутатора, информационные входа которого соединены с вторым информационным входом блока коммутации и с выходом элемента И, выходы элементов И второй и третьей групп соединены с вторыми и третьими входами соответствующих элементов ИЛИ второй группы.

. 1. ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее два регистра, блок нормализации, блок определения окончания суммирования, блок контроля, блок коммутации и полусумматор, выход суммы которого соединен с цервым входом блока контроля и первым информационным входом первого регистра, второй информационный вход которого соединен с первым выходом блока коммутации, второй выход которого соединен с информационным входом второго регистра, выход которого соединен с входом первого слагаемого полусумматора, вход второго слагаемого которого соединен с выходом первого регистра и с первым входом блока нормализации, выход которого соединен с управляющим входом первого регистра, а второй вход - с управляющим входом установки режима работы в золотой 1-код системе счисления устройства и первым управ ляющим входом блока коммутации, пер..вый информационный вход которого соединен с -выходом переносов полусумматора, входом блока определения окончания суммирования и вторым входом блока контроля, управляющий вход установки режима работы в двоичной системе счисления устройства соединен с вторым управляющим входом блока ко тмутации, отличающеес я тем, что, с целью расширения функциональных возможностей за счет выполнения дополнительной операции арифметического сдвига числа, представленного в золотой J-код системе счисления, в него введены триггер, элемент задержки и блок коррекции промежуточных результатов, информационный вход которого соединен с выходом первого регистра и вторым информационным входом блока коммуi тации, третий управляювщй вход которого соединен с управляющим вхо(Л дом кода направления и константы сдвига устройства и управляющим вхоС дом блока коррекции промежуточных а результатов, выход которого соединен с третьим информационным входом блока коммутации, четвертый управляющий вход которого соединен с прямым к выходом триггера и входом элемента задержки, выход которого соединен с Од входом сброса триггера, тактовый 09 вход которого соединен с управляюIS9 IS8 щим входом разрешения сдвига устройства, информацион1Шй вход которого соединен с шиной единичного потенциала, а инверсный выход - с пятым управляющим входом блока коммутации. 2. Устройство по п. 1, отличающееся тем, что блок коммутации содержит коммутатор, три группы элементов И, две группы элементов ИЛИ, элемент И, причем первый выход блока коммутации соединен с выходами элементов ИЛИ первой группы, первые входы которых соединены с выходом коммутатора, а вторые входы

Изобретение относится к вычислительной технике, предназначено для выполнения операций сложения - вычитания и арифметического сдвига многоразрядных параллельных кодов и мо жет быть использовано в- специализированных процессорах с высокой достоверностью обработки информации. Целью изобретения является расщи рение функциональных возможностей устройства за счет вьшолнения допол нительной операции арифметического сдвига числа, представленного в зо лотой I-код системе счислений. В золотой 1-код системе счисле ния отрицательное число А представляется дополнительным кодом вида 1-1А (. Тогда после сдвига на / сразрядов вправб должно быть ( 1-|А|.; При выполнении обычного немодифицированного сдвига А.дд на k раз- рядов вправо получим А, (i-iA) . Значение отличается от / -k 1 требуемого значения (А-оС величину X, l-/A((iJ-fltJ+ jAI-dL: « 1-rfl Следователь;Но, для получения правильного результата к коду, полученному после сдвига на разрядов вправо, надо прибавить величину Xi. При выполнении сдвига дополнительного кода на . разрядов влево получимЗначение отличается от требуемого значения (, на величи .V н 2и-ми;-(,.|,ц1,| 4-ч.: оС .М-с. -.Следовательно, для получения правильного результата код, полученный после сдвига на | разрядов влево, надо скорректировать на величину х. На фиг.1 представлена схема вычислительного устройства , на фиг,2 схема блока коммутации. Вычислительное устройство (фиг.if содержит управляющие входы 1 и 2 установки режима работы в золотой I-код системе и двоичной системе счисления устройства, первый 3 и второй 4 регистры, блок 5 нормализации, полусумматор 6, блок 7 коммута1Д1И, блок 8 контроля, блок 9 опредепения окончания суммирования, блок 10 коррекции промежуточных результатов, триггер 1I, элемент 12 задержки, управляющий вход 13 кода направления и константы сдвига устройства, управляющий вход 14 разрешения сдвига устройства.

Блок 7 коммутации {фиг,2 содержит коммутатор 15, элемент И 16, три группы элементов И 17-19, две группы элементов ИЛИ 20 и 21.

Регистр 3 предназначен для хранения операнда сдвига и сложения, а Также промежуточных сумм. Регистр 4 предназначен для хранения операеда сложения и промежуточных переносов. Блок 5 нормализации-предназначен для приведения кода в регистре 3 к нормальной форме, т.е. отсутствию двух рядом стоящих в коде единиц, и имеет разрядность, равную разрядности регистра 3 минус . В i-м разряде блока 5 реализуется функция F установки в единицу i-ro разряда регисра 3

fM 3ia,-.ia -:2Va as-)b.,1 v va,..b,1.

01 10

11 01

01

10

10

10

11

11

11

11

11

где а- - значение f-ro разряда регистра 3,

Блок 9 определения окончания суммирования предназначен для определения момента окончания сложения промежуточных сумм с промежуточными переносами по нулевому значению промежуточных переносов и реализует функцию

к ; Триггер II и элемент 12 задержки пре;{;назначены для формирования управляющего импульса сдвига требуемой длительности. Блок 10 коррекции промежуточных результатов предназначен для хранения и выдачи корректирующих членов, используемых для получения правильного результата сдвига дополнительных золотых Т-кодов.

Направление сдвига кодируется следующим образом: О - сдвиг вправо, 1 т сдвиг влево, константа сдвига ( двоичной системе счисления.

Вид корректирующего члена в зависимЬЪти от входных сигналов блока IО представлен в таблице (для Jc 3 ).

0.01

0.1

0.100

0.01

0.00

0.00

0.00

0.00

о . 01 Устройство работает следующим об разом. При работе с числами, представле ными золотыми 1-кодами, устанавли вается потенциал на управляющей шине 1. Триггер 11 находится в нулево состоянии, на его инверсном выхо-. де 17 - единичный сигнал. Блок 7 ко мутации настраивается таким образом, что выход переноса полусуммато ра 6 подключается через группу элементов И 18 и группу элементов ЩМ 2 со сдвигом на 2 разряда вправо к вх ду регистра 4 и через группу элементов ШШ 20 со сдвигом на 1 разряд влево - к входу регистра 3. Одноименные разряды золотых 1-кодов складываются по следующим правилам: 0+0 0 0+1 1 1 + 1 1001 Так как золотые 1-коды слагаемых представлены в нормальной форме то енидицу переноса с i-ro выхода п реносов полусумматора 6 можно сразу же поместить в (1+1)-й разряд . регистра 3 и в (-2)-й разряд регистра 4. В регистр 3 также записывается код прсжежуточной суммы с выхода суммы полусумматора. Затем код, находящийся в регистре 3, приводится к нормальной форме с помощь блока 5 нормализации. Сложение промежуточных сумм с промежуточными пе реносами продолжается до тех пор, пока все промежуточные переносы не станут равны О, что определяется бл ком 9. Процесс сложения золотых 1-кодов ;контролируется блоком 8. . Если необходимо выполнить операцию арифметического сдвига кода, на ходящегося в регистре 3, на управля щий вход 14 поступает импульс сдвига, на вход 13 - код направления сдвига и код константы сдвига V. Триггер 11 переходит в единичное состояние. Если в регистре 3 находится дополнительный золотой. J-код, то выход блока 10 коррекции через группу элементов И 17 и группу элементов ИЛИ 21 коммутируется с входом регистра 4, куда записьшается корректирующий член. Сигналом с прямого выхода триггера 11 открывается, коммутатор 5 и выполняется сдвиг содержимого ре- . гистра 3 на величину, определяемую кодом на Входе 13. Сигнал с выхода элемента И 16 поступает в освободившиеся после сдвига вправо старшие |( разрядов регистра 3, При сдвиге дополнительного золото1;о t-кода выполняется немодифицированный сдвиг, т.е. в старшие разряды регистры 3 записываются нули, а при сдвиге обычного двоичного кода - мрдифицированный сдвиг. Через интервал времени, достаточный для сдвига содержимого регистра. 3 и записи корректирукицего члена в регистр 4, сигнал с выхода триггера I1 прступает через элемент задержки на R-вход триггера 11 и последний обнуляется. Далее выполняется сложение содержимого регистра 3 с корректирующим членом, находящимся в регистре 4, описанным вьппе способом. При работе в двоичной классической системе счисления, подается сигнал на управляющую шину 2, выход переноса полусумматора подключается к входу регистра 4 со сдвигом на разряд влево, отключается блок 5 нормализации, блокируется выход блока 10 коррекции, сложение и сдвиг двоичных кодов выполняются по известным алгоритмам.

1 13

.1