Устройство для контроля по модулю три умножения чисел Советский патент 1991 года по МПК G06F11/08 

36

О

оСП

со

sj 00

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении арифметических блоков с повышенной достоверностью функционирования.

Целью изобретения является расширение области применения устройства.

На фиг.1 приведена функциональная схема устройства; на фиг.2 и 3 - примеры исполнения узла умножения по модулю три и узла сравнения соответственно.

Устройство (фиг.1) содержит узлы 1-9 свертки по модулю три, одноразрядные сумматоры 10-12, узлы 13-15 сложения по модулю три, узел 16 умножения по модулю три, узел 17 сравнения, информационные входы 18,19 и 20 первой, второй и третьей составляющих множимого устройства соответственно, входы 21, 22 и 23 знаков первой, второй и третьей составляющих множимого устройства соответственно, информационные входы 24, 25 и 26 первой, второй и третьей составляющих множителя устрой- ртва соответственно, входы 27, 28 и 29 знаков первой, второй и третьей составляющих множителя устройства соответственно, информационные входы 30, 31 и 32 первой, второй и третьей составляющих результата устройства соответственно, входы 33, 34 и 35 знаков первой, второй и третьей состав- ляющих результата устройства соответственно, выход 36 неисправности устройства. Узлы 16 и 17, изображенные на фиг. 2 и 3, построены на микросхемах 533 ИМ2, 533 ЛИ1 и 533 ЛП5 и содержат; сумматор 37 и элементы И 38 и сумматор 39 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 40.соответственно. Устройство обеспечивает контроль по модулю три умножения чисел а и Ь, представленных тремя составляющими, соответ- ственноai, 32, ази bi, 02, Ьз. Получаемый при этом результат умножения - число с - представляется тремя составляющимис1,С2И сэ, которые вычисляются по следующим формулам:

ci aibi + ааЬз + 3302.(1)

С2 aib2 + 32bi + азЬз.(2)

сз aiba + 32D2 + азЬ1.(3)

Составляющие чисел a, b и с представлены в дополнительном коде и имеют четное количество разрядов соответственно п, ки1.

Сложение уравнений (1), (2) и (3) приводит к следующему соотношению:

ci + С2 + сз aibi + aib2 + aibs + 8203 + - +a2bi + a2b2 + азЬ2 + азЬз + asbi

или после преобразования (ci + С2 + сз) (ai + 32 asXbi + b2 + Ьз). (4)

При условии, что составляющие чисел а. b и с были бы представлены в обратном

коде, из соотношения (4) следует контрольное соотношение

(cimodg + C2mod3 + csmodsjmods {aimod3 + 32mod3 + asmodajmods x (bimods + x b2iTtod3 + b3mod3)mod3.(5)

Это соотношение положено в основу работы предлагаемого устройства.

Устройство работает следующим образом.

Первый, второй и третий узлы 1, 2, 3 свертки по модулю три сворачивают по модулю три дополнительные коды соответственно первой ai, второй 32 и третьей аз составляющих числа а. Дополнительный код положительного числа совпадает с его обратным кодом, а дополнительный код отрицательного числа превышает его обратный код на единицу младшего разряда. С целью компенсации таких единиц первый сумматор 10 складывает знаковые разряды Зна1, Зна2 и Зназ составляющих числа а, а получе- ный на его выходах код складывается на узле 13 сложения по модулю три совместно с результатами сверток дополнительных кодов составляющих числа а. При этом на выходах узла 13 сложения по модулю три формируется код

ka aimods + 32mod3 + asmods.

Аналогично четвертый, пятый и шестой узлы 4, 5, 6 свертки по модулю три сворачивают по модулю три дополнительные коды соответственно первой bi, второй D2 и третьей Ьз составляющих числа Ь. Второй сумматор 11 складывает знаковые разряды ЗнЫ, ЗнЬ2 и Зньз составляющих числа Ь, что позволяет компенсировать различия между их дополнительными и обратными кодами. Для этого код, формируемый на выходах второго сумматора 11, складывается на узле 14 сложения по модулю три совместно с результатами свертки дополнительных кодов составляющих числа Ь. На выходах узла 14 определяется код

kb bimods + b2mod3 + bsmods.

Коды ka и kb с выходов первого и второго узлов 13 и 14 сложения по модулю три поступают на входы первого и второго сомножителей узла 16 умножения по модулю три, который формирует на выходах код первой части контрольного соотношения (5).

Седьмой, восьмой и девятый узлы 7,8,9 свертки по модулю три сворачивают по модулю три дополнительные коды соответственно первой ci, второй С2 и третьей сз составляющих числа с. На третьем сумматоре 12 складываются знаковые разряды Знс1, ЗнС2 и Знсз -составляющих числа с и формируется код, позволяющий скорректировать результаты свертки по модулю три дополнительных КОДОВ СОСТаВЛЯЮЩИХ С1. С2 И

сз результатов, получаемых при свертке их обратных кодов. Такая коррекция выполняется на третьем узле 15 сложения по модулю три, складывающем код с выходов третьего сумматора 12 с результатами свертки до- полнительных кодов составляющих числа с. На выходе третьего узла 15 сложения по модулю три формируется код левой части контрольного соотношения (5):

kc cimoda + C2mod3 + сзтойз.

Коды левой и правой частей контрольного соотношения (5) поступают с выходов третьего узла 15 сложения по модулю три и узла 16 умножения по модулю три на первый и второй входы узла 17 сравнения, фор- мирующего на выходе 36 устройства сигнал неисправности.

При правильной работе контролируемого и данного контролирующего устройств коды левой и правой частей контрольного соотношения (5) совпадают по модулю три и узел 17 сравнения устанавливает выход 36 устройства в значение Исправно.

Несовпадение сравниваемых кодов укажет на неправильное функционирова- ние контролируемого или (с меньшей вероятностью в соответствии с меньшими затратами оборудования) данного контролирующего устройства.

Формулаизобретения

Устройство для контроля по модулю три умножения чисел, содержащее девять узлов свертки по модулю три, три узла сложения по модулю три, узел умножения по модулю три и узел сравнения, причем информаци- онные входы первого, второго tj .третьего узлов свертки по модулю три являются соответственно информационными входами первой, второй и третьей составляющих множимого устройства, информационные входы четвертого, пятого и шестого узлов свертки по модулю три являются соответственно информационными входами первой, второй и третьей составляющих множителя устройства, информационные входы седь- мого, восьмого и девятого узлов свертки по

модулю три являются соответственно информационными входами первой, второй и третьей составляющих результата устройства, выходы первого, второго и третьего узлов свертки по модулю три соединены соответственно с входами первого, второго и третьего слагаемых первого узла сложения по модулю три, выходы четвертого, пятого и шестого узлов свертки по модулю три соединены соответственно с входами первого, второго и третьего слагаемых второго узла сложения по модулю три, выход третьего узла сложения по модулю три соединен с первым информационным входом узла сравнения, выход несравнения которого является выходом неисправности устройства, отличающееся тем, что, с целью расширения области применения устройства, в него введены три одноразрядных сумматора, причем выходы первого и второго узлов сложения по модулю три соединены соответственно с входами первого и второго сомножителей узла умножения по модулю три, выход котроого соединен с вторым информационным входом узла сравнения, входы первого одноразрядного сумматора являются входами знаков первой, второй и третьей составляющих множимого устрой- ства соответственно, входы второго одноразрядного сумматора являются входами знаков первой, второй и третьей составляющих множителя устройства соответственно, входы третьего одноразрядного сумматора являются входами знаков первой, второй и третьей составляющих результата устройства соответственно, выходы седьмого, восьмого и девятого узлов свертки по модулю три соединены соответственно с входами первого, второго и третьего слагаемых третьего узла сложения по модулю три, выходы результата и переноса первого, второго и третьего одноразрядных сумматоров соединены с соответствующими разрядами входа четвертого слагаемого первого, второго и третьего узлов сложения по модулю три соответственно.

Фиг. I

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении арифметических блоков с повышенной достоверностью функционирования. Цель изобретения - расширение области применения устройства. Устройство содержит узлы 1 - 9 свертки по модулю три, одноразрядные сумматоры 10 - 12, узлы 13 - 15 сложения по модулю три, узел 16 умножения по модулю три и узел 17 сравнения. Множимое, множитель и результат представляются в виде трехфазных чисел. Составляющие множимого и множителя сворачиваются узлами 1 - 6, и результаты свертки суммируются узлами 13, 14. Результаты сложения перемножаются узлом 16 умножения по модулю три. Узел 17 сравнивает результат умножения узла 16 и результат сложения узла 15. 3 ил.

Фиг.Ъ