Кодер видеосигнала Советский патент 1991 года по МПК H03M3/04 H03M7/30 H04N7/12 

Июбрет ние относится к вычислительной технике и ТР/НИКР СРЯЗИ касает . я усовершенствования кодера по ант СУ № 1506554 и может быть использовано в ци{рпвых телевизионных системах со сжатием видеоданннх

Цель изобретения повышение точно- сги кодирования

На чеотеже приведена блок-схема коде ра

одер содержит блок 1 временных за держек лерпый-чегвертыи блоки 2 5 сум мирования первыи-десятый блоки 6 15 вычитания первыи-шестои коммутаторы 15 21, блок 2 сравнения кодов блок 23 инвертирования перв :йи GCTOHблоки 24 29 .деления первый и второй блоки 30 31 вы числения моделей синхро ечератор 32 преобразователь 33 параллельного кода d последовательный и элемент ИСКЛЮЧАЮ LU,IF ИЛИ 34 На чертеже обозначены также информационный вход 35 и вход 36 опорного кода

Принцип рс|б ты кодера заключается ь следующем

На входы блока 1 временных задержек поступает видеосигнал в цифровом виде (дискрегизированныи и квантованный на 64 уровня) В блоке 1 временных зтдержег, ссу- ществляется преобразование четырех по следовательно поступающих на вход отсчетов а0 ai 32 и аз видеосигнала в парал лельныи четырехэлементный сигнал Группа из четырех элементов изображения подвергается быстрому преобразованию Адамара и в результате формируются элементы трансформанты Адамара

I Ь0 а0 +ai + 32 + а-

bi Зо - ai + а° - аа

i - а0 + ai - 32 аз

tn а0 - ai - 32 + аз

(1)

Так как 0 а, 63 (i - 0, 1 2. 3), то из (1) следует что О Ь0 S 252,

а 126 bj 126 где 123

Таким образом на кодирование bi необходимо затратить 8 бит причем один из разрядов bj является знаковым Сжатие потока видеоданных в 1,5 раза в рассматриваС/)

С

10

М jhO

(Л ,0

|ЧЭ

емом кодере получено семиразрядным кодированием bo и трехразрядным кодированием , D2, Ьз

На приемной стороне элементы ai декодируемой группы восстанавливаются по правилу:

ао 4-(bV bV bV th).

I макс

сти от значения bo для каждого кодируемое квартета элементов а0, ai, 32 и 33 В основу адаптивного кодирования положена зави симость границ (верхней и нижней) изменения bj(j 1, 2, 3)от bo

boесли bo 126 ,

(252 - bo если Ь0 126

(2)

Изобретение относится к вычислительной технике и технике связи. Использование изобретения позволяет повысить точность кодирования благодаря тому, что для квантования первого элемента трансформанты Адамара (для группы из четырех элементов кодируемого видиосигнала) используется более эффективная стратегия, нежели в прототипе. 1 ил.

aV - (bo-bi+VVb-s).

32 (Ь0+ Ь1-1э2- Ьз),

aV (bV bY rV ta),

при bo 126,

гдеЪ| - элементы трансформанты после огрубления20 или

v252 4 bo- |b2 Ьз Sbi 252 Шесть передаваемых разрядов Ь0 являются старшими разрядами восьмиразрядно--Ь0 -jba + Ьз|(3) го кода bo Один из трех передаваемых

разрядов bj является знаковым Два других 25 при 126 Ьп 252 разряда вычисляются по адаптивной процедуре.Для каждой кодируемой группы в кодеАдаптация заключается в выборе пере-ре вычисляются верхняя (А) и нижняя (В)

даваемого значения bh(h 2, 3) в зависимо-границы квантования bi

л f bo - |b2 - Ьз |при bo 126

{ 252 - bo - |b2 + Ьз при 126 b0 :

в f - bo + |b2 + Ьз I. при bo 126 .

f - Do -r |D2 + 03 |при Do .

{ - 252 + b0 + |b2 - b3 | при 126 bo 252 ,

Квантование bi производится на интервале (О, А), если bi 0, и на интервале (В 0) в случае bi 0 Значения границ А и В формируются соответственно на втором и третьем коммутаторах 17,18, а выбор интервала квантования (О, А) или (В, 0) осуществляется с помощью четвертого коммутатора 19, на управляющий вход которого подается знаковый разряд bi.

Таким образом, в кодере реализовано двухэтапное адаптивное квантование высокочастотных элементов трансформанты на первом этапе квантуются Ь2 и Ьз в зависимости от bo, на втором - bi в зависимости от bo, Ьг и Ьз Такое высокоадаптивное кодирование позволяет сохранять большую часть малоконтрастных переходов, особенно при малых и больших значениях bo

Значения А и В могут иметь одинаковый знак Например, для кодируемой группы а0 40 ai - 5,32 5, аз 5 элементы

10Адаптация же bi заключается в выборе

передаваемого значения bi в зависимости от значения Ь0, Ь2 и Ьз для каждой кодируемой группы Значение bi выбирается на следующих интервалах

15

- Ь0 + |b2 -I Ьз| bi Ь0- |b2 Ьз|

трансформанты равны. Ь0 55, bi 35, Ьз 35. при этом 15 bi 55 Таким образом, поскольку bi 0, то в рассматриваемом кодере bi будет квантоваться на интервале (0, 55) На самом же деле интервал квантования bi меньше и равен (15, 55) Можно показать что при одинаковых знаках А и D интервал квантования bi меньше величины А и равен (А - В) при bi 0, а при bi 0 меньше величины |в| и равен (В - А) Следовательно, в рассматриваемом устройстве возможно повышение точности преобразования bi (при одинаковых знаках А и В) и, как следствие, улучшение качества кодированных изображений Это достигается благодаря тому, что на элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 34 подаются знаковые разряды А и В При совпадении разрядов сигнал на выходе элемента будет равен нулю Затем производится вычитание В из А причем раз ность снимается без трех младших разря дов В результате формируется код

А-В)

, который подается на информа

ционные входы шестого коммутатора 21, на вторые информационные входы которого

АВ

поступает код -г или -т с выхода четвертого коммутатора 19 Шестой коммутатор 21 управляется сигналом с выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 34. Если сигнал на выходе этого элемента равен 0, то к выходу коммутатора 21 подключается код

( А - В ) п Далее производится вычислео

ние кода разности (bi - В), который поступает на информационные входы пятого коммутатора 20, на другие информационные входы которого передается код bi с выхода третьего блока 8 вычитания Пятый коммутатор 20. как и шестой, управляется сигналом с выхода элемента 31. В случае равенства нулю этого сигнала к выходу пятого коммутатора 20 подключается код (bi -В).

Когда значения А и В имеют разные знаки, кодер реализует такое же квантование Ьь как и в прототипе, т.е. при bi 0 производится квантование на интервале (0. А), когда же bi 0, то выбор уровня квантования осуществляется на интервале (В,О).

В случае равенства знаков А и В в кодере осуществляется иной алгоритм квантова нич bi - на интервале (А В) Этот интерна/, вернее его длина, определяется на десятое блоке 15 вычитания и снимается с это го блока восьмая часть этого интервала Причем

снимается модуль числа

)

8

т.е по

выходу десятого блока 15 включено ППЗУ которое переводит дополнительный кед

в прямой когда А 0 и В 0. В

о

девятом блоке 14 вычитания производится вычитание нижней границе В из bi С выхода этого блока также снимается модуль разности bi - В т.е по выходу блока ставится ППЗУ, переводящее дополнительный код разности в прямой при bi 0. При равенстве знаковАиВс помощью четвертого блока 27 деления определяется сколько раз укладыд о

вается | -„-- | |bi-B| , и трехразрядный

код bi передается в каналсвязи. Таким образом, в случае равенства знаков А и В в отличие от прототипа, призводится беззнаковое квантование bi Если в прототипе один из разрядов -Ь- отводился на знак bi а оставшиеся два разряда (т.е 4 уровня) - собственно на квантование bi,то в данном устройстве при равных знаках А и В на квантование отводится 8 уровней. За счет этого, а также уменьшения интервала квантования bi возврастает точность преобразования и, как следствие, точность кодированных изо- 5 бражений.

Кодер видеосигнала работает следующим образом.

На вход 35 блока 1 временных задержек поступает видеосигнал в цифровом виде,

10 дискретизированный и квантованный на 64 уровня, В блоке 1 формируется кодируемая группа из 4 элементов: а0, ai, Э2 и аз. На выходах первого и второго блоков 2, 3 суммирования формируются (а0 4 32) и (аз + ai).

15 На выходах блоков 6 и 7 вычитания формируются разности (а0 - ) и (ai - аз). На выходе блока 4 формируется первый элемент трансформанты Ь0. на выходе блока 8 - втрой элемент bi. на входе блока 5 0 элемент Ь и на выходе блока 9 - элемент трансформанты пз. В блоке 22 сравнения кодов производится сравнение значения bo каждой кодируемой группы с опорным кодом числа 126, поступающим на входы 36

5 блока 22 Если 126, сигнал на выходе блока 22 равен 1. В блоке 23 код элемента Ь0 инвертируется и на выходы блока 23 поступает код числа (255-Ьо), так как при шестиразрядньи кодируемых элементах

0 а, код bo восьмиразрядный В выражении () |Ь)Макс| (52 bo), если Ье- 126. С целью упрощения в кодере вместо вычисления разности (252 Ь0)реализовано вычисление (255 - bo) простым инвертированием

5 bo. что не приводит к ошибочному восстановлению элементов трансформанты. На управляющий вход коммутатора 16 поступа- ег сигнал с вылода блока 22 сравнения кодов, ня информационные входы - сигналы

Q bo и Ьи т.е (255 - bo) Если управляющий сигнал равен 1, то к выходу блок« 16 подключается Бо - 255 - Ь;1. В блоке 24 деления производится деление bo (или Ьо) на 4. Результат деления С подается на

5 вход делителя блоков 25 и 26 деления. В блоке 25 деления производится деление модуля Ь2 на С, и частному от деления присваивается знак Ь2. Таким образом, в блоках 25, 26 по входам Ь и Ьз соответственно стоят

Q блоки 30. 31 вычисления модулей jb2 |и |Ьз(. Трехразрядный код частного Ь2 от деления (один разряд - знаковый) передается на преобразователь 33.

Например, если Ь0 70 и b 54, то

5 О 70/4 17 и Ь2 Ь2/С 3. Код Ь2 равен 011 (первый разряд 0 - знаковый), На приемной стороне элемент трансфорг анты восстанавливается по правилу

Lb -- 3-17 - 51.

Аналогичным образом вычисляется Вз.

В блоках 30 и 31 вычисления модуля формируются |ai - аз| и |а0 - аз) соответственно.

Необходимость вычисления данных модулей поясняют следующие расчеты:

|b2 - ЬзН

|а0+ ai-32 - аз - а0+ ai + 2|ai - аз).

Л г Ьо - b2 - Ьз | Ь0 - 2|ai - аз |при и «- DO s i

А ( 252 - bo - |b2 + Ьз I 252 - Ь0 - 2|а0 - а2 | при Ь0 126 .

при О Ь0 1

Для каждой группы вычисляется

-

j 4

I bpjai - аз|

при 0 bo 126

252-bo. jao 126

V 42

Значение ai - аз

определяется с

помощью блока 28 деления, а значение 0 - L - с помощью облока 29 деления

На блок 10 вычитания поступает Ь0 без двух младших разрядов (т.е. деление на 4) с

а т - ат I выхода блока 4 и . В результате

определяется

Ьо

2

ai -аз |

2

bo Jap -321

Дн252 pbo |а,-аз1 . т Ьо

Одно из двух значений Дь с выхода коммутатора 17 и одно из двух значений Д., с выхода коммутатора 18 поступают на входы коммутатора 19, который управляется старшими (знаковыми) разрядами bi. Если bi 0, то к выходам блока 19 подключается Дь. В блоке 15 производится вычисление

д г

I -о- I , а в блоке 14 - вычисление модуса

ля разности (bi - В). На входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 34 подаются знаковые разряды А и В. Сигнал с выхода элемента 34 является управляющим для коммутаторов 20 и 21.

Если bi 0 и знаки А и В равны, то к выходу коммутатора 21 подключаются код

|при и «- DO s i

0 - 2|а0 - а2 | при Ь0 126 .

|Ь2 + ЬзН2|а0-а2|

Таким образом, для вычисления |b2- -Ьз| и |b2 + Ьз| нет необходимости в дополнительных пычитателе и сумматоре, поскольку значение (ai - аз) и (а0 - 32) определяются с помощью блоков 7 и 6 вычитания соответственно.

Пятый и шестой блоки 28. 29 деления, с пятого по восьмой блоки 10-13 вычитания и с второго по четвертый коммутаторы 17-19 предназначены для вычисления границ изменения bi как функции от Ь0, Ь2 и Ьз. Верхняя граница А изменения bi равна

при О Ь0 126 ,

при 0 bo 126 ,

Другое значение Ль (для Ь0 12G) вычисляется с помощью блока 12 вычитания, на вход которого поступает инверсное значение Ьо также без младших разрядов. Оба значения А поступают на коммутатор 17, который управляется сигналом с выхода блока 22 сравнения кодов. Если этот сигнал равен 1 (т е. Ь0 126), то к выходам комму татора 17 подключается сигнал с выхода блока 1 вычитания.

Аналогично вычисляется

при 0 Ьо Ј 126 ,

к выходу коммутатора 20 - код |bi - В| и в блоке 27 производится деление |bi - В| на | - --р-- -1 . Если же Ьр 0.

но знаки А и В не равны, то в блоке 27 осуществляется деление bi на Ль Результат деления bi поступает в блок 33, на выходе которого для каждого кодируемого блока из четырех шестиразрядных элементов формируется шестиразрядное кодовое слово, т.е. осуществляется 1,5 кратное сжатие потока.

Такое же сжатие достигается и при использовании кодера-прототипа. Но в данном кодере точность преобразования выше

за счет использования более эффективной стратегии квантования bi.

Рассмотрим пример для группы Эо 40, ai а аз 5.

В кодере-прототипе квантования bi производится на интервале (0, 55). Определяется С -J- 13, вычисляется

35/13 2 и трехразрядный

код bi 010 передается в канал. На приемной стороне производится вычисление огрубленного значения bi по правилу

/л

bi 2-13 26.

В рассмотренном же кодере, поскольку А 55 и В 15 имеют равные знаки, то

определяется С 5, вычисля- о

bi - В , 35 - 15 , . D ется 4. В

канал отправляется код bi 010. при этом первый разряд не является знаковым. В декодере восстановление 6i производится следующим образом:

bi В + 15 + 5-4 35.

Рели А и В меньше нуля, то восстанов- ление bi осуществляется по правилу

bi В -

В рассмотренном примере ошибка восстановления bi (т.е. |bi - 8i|) для рассмотренного кодера равна нулю, в то

5

0

5

и

5

0

5

время как для кодера-прототипа она равна (35 - 26) 9. Можно показать, что в общем случае при переходе от шкалы (О, А) к шкале (А - В, А) при А О, В 0 и от шкалы (В, 0) к шкале (А, А - В) в случае А 0 и В 0 ошибка восстановления bi уменьшается. Как следствие, увеличивается точность преобразования видеосигнала и повышается качество кодированных изображений.

Формула изобретения Кодер видеосигнала по авт.св. N 1506554, отличающийся тем, что, с целью повышения точности кодирования, в него введены элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, девятый и десятый блоки вычитания, а между выходом третьего блока вычитания и входом делимого четвертого блока деления и между выходом четвертого коммутатора и входом делителя четвертого блока деления введены соответственно пятый и шестой коммутаторы, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ обьединен с первыми входами девятого и десятого блоков вычитания и подключен к выходу третьего коммутатора, второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ обьединен с вторым входом десятого блока вычитания и подключен к выходу второго коммутатора, второй вход девятого блока вычитания подключен к выходу третьего блока вычить ия. выходы девятого и десятого блоков вычитания соединены с вторыми информационными входами соотвеетственно пятого и шестого коммутаторов, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к управляющим входам пятого и шестого коммутаторов.