Устройство для ввода информации Советский патент 1991 года по МПК G06F13/14 

.

)

Ё

Изобретение относится к вычислительной технике и может быть использовано при создании систем сбора и обработки информации и вычислительных комплексов. Цель изобретения - повышение быстродействия. Поставленная цель достигается тем, что устройство для ввода информации содержит первую группу передатчиков 6, дешифратор 7, блок 8 управления, вторую группу передатчиков 9, приемники 10, буферный регистр 11 и блок 12 памяти . 2 ил.

Фиг /

Изобретение относится к вычислитель ой технике и может бьп ь использовано при оздании систем сбора и обработки инфорации и вычислительных комплексов.

Цель изобретения - повышение быстроействия

На фиг. 1 показана схема устройства ля ввода информации в системе обработки анных; на фиг. 2 - схема устройства сопряения.

Система обработки данных содержит процессор 1, оперативное запоминающее устройство 2. (ОЗУ), внешнее запоминающее устройство 3 (ВЗУ), канал 4 типа Общая шина, устройство 5 сопряжения, первую группу передатчиков 6, дешифратор 7, блок 8 управления, вторую группу передатчиков 9, приемники 10, буферный регистр 11, блок 12 памяти, информационные входы 13 блока памяти, адресные входы 14 первой и второй групп устройства для ввода информации, входы 15 запуска, 16 режима, выход 17 признака отоета устройства для ввода информации, информационные вхо- ды-выходы 18 устройства для ввода информации, адресные входы 19, вход20 записи/считывания блока памяти, вход 21 синхронизации дешифратора, вход 22 синхронизации и выходы 23 блока памяти.

Устройство сопряжения содержит приемники 24, первый селектор 25 адреса, элемент НЕ 26, первый элемент И 27, второй селектор 28 адреса, первый и второй регистры 29 и 30, регистр 31 адреса, первый, второй и третий триггеры 32-34, регистр 35 данных, дешифратор 36, первый-третий элементы И-НЕ 37-39, блок 40 постоянной памяти, второй элемент И 41, элемент 42 задержки, первую группу передатчиков 43, четвертый элемент И-НЕ 44, мультиплексор 45, пятый элемент И-НЕ 46, третий элемент И 47, передатчик 48, шестой и седьмой4ле- менты И-НЕ 49 и 50, нгорую группу передатчиков 51, линию 52 сигнала ОТВ, линию 53 сигнала А1, лын/по 5-5 сигнала А2, линию 55 сигнала ОБМ, линию 56 сигнала ВУ, линии 57 и 58 адреса, линию 59 сигнала ДЗП, линию 60 сигнала ДЧТ, линию 61 сигнала УСТ, линии 62 адреса линию 63 сигнала ВЫВ. 2, линию 64 сигнала ВЫВ.О, линию 65 сигнала ВЫВ.4, линию 66 сигнала ВВ.О, линию 67 сигнала ВВ.4 линию 68 сигнала ВВ.4.

Устройство имеет основной и вспомогательный режимы работы.

Основной режим при включении питания обеспечивает автоматический запуск и выполнение рабочей программы пользователя, хранящейся в блоке 12.

Вспомогательный режим обеспечивает загрузку рабочей программы пользователя с соответствующего носителя информации (перфоленты, гибкого магнитного диска и

др.) в блок 12, Этот режим используется только при замене и корректировке рабочей программы пользователя. Запуск программы начальной загрузки производится оператором. Операция загрузки происходит

0 под управлением процессора 1 по программе начальной загрузки информации.

Программа начальной загрузки информации находится в блоке 40 постоянной памяти устройства сопряжения 5 и занимает в

5 адресном пространстве некоторую область. В основном режиме при включении устройства источник питания формирует вторичные питающие напряжения и блокирует работу системы сигналами АИП и ДСП.

0 При установке рабочих уровней вторичных напряжений сигналы АИПН, АСПН снимаются с канала 4.

По снятии сигнала АСП процессор 1 переходит на выполнение микропрограммы,

5 которая загружает в счетчик команд стартовый адрес и, если в канале 4 не вырабатывается сигнал ОСТ, начинает выполнение программы перезаписи информации. Программа перезаписи информации занимает

0 некоторую область адресов блока 40 постоянной памяти устройства 5 сопряжения, При выполнении программа обеспечивает перезапись массива информации из блока 12 в ОЗУ 2. По окончании перезаписи ин5 формации программа передает управление на старторый адрес рабочей программы пользователя.

Выполнение основного и вспомогательного режима работы происходит под управ0 лением процессора 1. При этом процессор обращается к устройствам, подключенным к каналу 4 с помощью стандартных канальных циклов Ввод и .

Процедура Ввод. При выполнении

5 данной процедуры процессор 1 устанавливает в канале 4 адрес, сигнал ВУ - признак обпащения к области адресов (100000- 177776) и сигнал ОБМ, сопровождающий адрес.

0 В устройство 5 сопряжения адрес, сигнал ВУ и сигнал сопровождения поступают через приемники 24. Сигнал ВУ и разряды, например (9-12) адреса, поступают в селектор 28. Селектор адреса 28 вырабатывает

5 активный высокий уровень сигнала ПЗУ ВЫБРАНО. Сигнал ПЗУ ВЫБРАНО совместно с разрядами, например 1-8 адреса, определяющими конкретную ячейку блока 40, поступают в регистр 30 и запоминаются в нем по переднему фронту сигнала ОБМ.

С выходов регистра 30 сигнал ПЗУ ВЫБРАНО и информация об адресе выбранной ячейки поступают соответственно на вход элемента И-НЕ 39 и на адресные входы блока 40. На этом адресный цикл процедуры Ввод заканчивается. Процессор 1 снимает с канала 4 адрес и устанавливает сигнал ДЧТ.

Сигнал ДЧТ через один из приемников 24 поступает на вход элемента И-НЕ 39. В результате на выходе элемента И-НЕ 39 вырабатывается сигнал низкого уровня, который поступает на управляющий вход блока 40. Информация о содержимом выбранной ячейки блока 40 поступает на первую группу информационных входов мультиплексора 45 и через элемент задержки 42 - на входы элемента И-НЕ 50 и элемента И-НЕ 49. По данному сигналу элементы И-НЕ 50 и 49 на выходахформируютсигналы высокогоуров- ня, которые поступают на адресные входы мультиплексора 45 и разрешают прохождение информации о содержании выбранной ячейки блока 40 на входы передатчиков 51. Элемент И-НЕ 46 формирует на выходе сиг- нал высокого уровня, который поступает на управляющей входы передатчиков 51 и разрешает прохождение информации с выхода мультиплексора 45 в канал 4. Элемент И-НЕ 44 формирует на выходе сигнал высокого уровня, который через передатчик 48 поступает в канал 4 (на линию ОТВ). Сигнал на линии ОТВ сопровождает информацию о содержимом выбранной ячейки блока 40 к процессору 1.

Процессор, получив сигнал ОТВ, принимает информацию о содержимом выбран- ной ячейки и заканчивает процедуру ВВОД, снимая с канала 4 сигналы ДЧТ и ОБМ,

Операция Чтение содержимого ячейки ЗУ пользователя выполняется процессором при перезаписи информации из ячеек блока 12 в ячейки ОЗУ 2,

Устройство 5 сопряжения имеет три программно-адресуемые регистра: регистр состо- яния РГС(группа триггеров 32,33,34), регистр адреса(Рг.А)-буферный регистр 31, доступный процессору по чтению и записи, регистр 35 данных (Рг.Д) - буферный регистр, доступный, процессору по чтению и записи.

При выполнении стандартных процедур Ввод, Вывод по отношению к программно-адресуемым регистрам устройства 5 сопряжения процессор 1 устанавливает в канале 4 адрес выбранного регистра, сиг- нал ВУ и сигнал сопровождения (ОБМ). В устройство 5 сопряжения данные сигналы поступают через приемники 24.

Сигнал ВУ и разряды адреса 62 поступают на селектор 25 адреса. Селектор 25

адреса вырабатывает активный уровень сигнала УС.ВЫБРАНО (высокий уровень), Сигнал УС ВЫБРАНО совместно с разрядами А1, А2 адреса поступают на входы регистра 29 и запоминаются в нем по переднему фронту сигнала ОБМ. На этом адресный цикл процедур Ввод, Вывод заканчивается. Процессор 1 снимает с канала 4 адрес и устанавливает в случае процедуры Ввод сигнал ДЧТ, а в случае процедуры Вывод - данные, подлежащие записи в выбранный регистр, и сигнал сопровождения ДЗП.

Сигнал ДЧТ или ДЗП совместно с разрядами А1, А2 адреса и сигналом УС ВЫБРАНО поступают на дешифратор 36. В результате дешифратор вырабатывает активный уровень сигнала, непосредственно осуществляющего операцию Чтение или Запись над выбранным регистром, а именно: сигнал ВЫВ.О осуществляет запись нового содержимого в РГ.С, сигнал ВЫВ.2 - запись нового содержимого в Рг.А, сигнал ВЫВ.4 - запись нового содержимого в регистр Рг.Д, сигнал ВВ.О - чтение содержимого регистра Рг.С, сигнал ВВ2 - чтение содержимого регистра Рг.А, сигнал В В.4 - чтение содержимого регистра Рг.Д., где Рг.А, Рг.Д и Рг.С - регистры, соответственно, адреса, данных и состояния.

Кроме того, в устройстве 5 сопряжения вырабатывается сигнал ОТВ, который информирует процессор о завершении операции Чтение или Запись над выбранным регистром.

При выполнении процедуры Ввод сигнал ОТВ формируется следующим образом,

На один вход элемента И-НЕ 38 поступает сигнал ДЧТ, на другом входе этого элемента И-НЕ к этому времени установлен сигнал УС ВЫБРАНО, в результате на выходе элемента И-НЕ 38 формируется сигнал низкого уровня, который через элементы И 41 и И-НЕ 44 поступает на вход передатчика 48. С выхода передатчика 48 сигнал ОТВ поступает в канал 4.

Аналогично формируется сигнал ОТВ при выполнении процедуры ВЫВОД.

Для чтения содержимого одной ячейки ЗУ пользователя процессор выполняет следующие стандартные процедуры по отношению к регистрам устройства сопряжения.

Процедура Вывод записывает в Рг.А (31) адрес выбранной ячейки ЗУ. Процедура Вывод в Рг.С устанавливает разряд Пуск (триггер 32) в состояние 1, а разряд Режим (триггер 33) - в состояние О. Процедура Ввод читает Рг.С устройства 5 сопряжения и анализирует его разряд Го- товность (триггер 34). Процедура Ввод

читает содержимое регистра данных Рг.Д 35) устройства 5 сопряжения.

При выполнении первой процедуры деифратор 36 формирует сигнал ВЫВ.2, игнал ВЫ В.2 низким уровнем поступает а стробирующий вход регистра 31 и по ереднему фронту записывает в регистр адес, поступающий на входы регистра адреса 1 через приемники 24 с канала 4.

С выходов регистра 31 адрес выбраной ячейки через входы 14 поступает на передатчики 6 (например, разряды 1...A12) и дешифратор 7 (например, разря- ы А13...А15). С выходов передатчиков 6 адрес поступает s блок 12. При выполнении второй процедуры (Вывод) дешифратор36 формирует сигнал ВЫВ.О. Данный сигнал низким уровнем поступает на входы С триггеров 32,33 и по переднему фронту устанавливает их в состояние, определяемое информацией, поступающей на входы D- триггеров 32 и 33 через приемники 24 с линии (например, АДО и АДЗ) канала 4 соответственно. Триггер 32 устанавливается в состояние 1, а триггер 33 - в состояние О. Сигнал ,низкого уровня с инверсного выхода триггера 32 и сигнал высокого уровня с инверсного выхода триггера 33, соответственно, поступают на входы блока 8 управления.

Кроме того, сигнал высокого урвня с инверсного выхода триггера 33 (разряд Режим) поступает на управляющие входы передатчиков 43 и регистра 11. Передатчики 43 переводятся в состояние высокого импеданса, а из регистра 11 производится считывание.

Сигнал с третьего выходи блока 8 управления поступает на дешифратор 7 и разрешает дешифрацию кода,установленного на его информационных входах (например, разряды А13...А15). Сигнал с первого выхода блока 8 управления поступает в блок 12, в результате чего происходит операция Чтение ячейки блока 12 памяти. С выходов блока 12 содержимое выбранной ячейки через приемники 10 поступает на регистр 11. При этом, так как на входе 16 установлен сигнал низкого уровня, то информация из регистра 11 проходит на вход-выход 18. Передача информации сопровождается сигналом, формируемым блоком 8 управления на втором выходе. Информация и сигнал сопровождения поступают на устройство сопряжения 5 по следующим цепям; информация о содержимом выбранной ячейки поступает на третью группу информационных входов мультиплексора 45, и сигнал сопровождения (ОТВ) на вход S триггера 34, уста-1 навливая разряд Готовность Рг.С и через

элемент И 27 - на вход R триггера 32, сбрасывая разряд Пуск Рг, С.

Информация о состоянии разрядов Рг.С поступает на информационные входы мультиплексора 45. Мультиплексор 45 пропускает данную информацию на входы передатчиков 51.

Процедура Ввод выполняется процессором 1 по отношению к Рг.С. При этом

0 процессор анализирует состояние разряда Рг,С Готовность (триггер 34). При выполнении процедуры Ввод на выходе дешифратора 36 формируется сигнал ВВ.О, который поступает затем на первый вход

5 элемента И-НЕ 46.

Элемент И-Н Е 46 формирует сигнал высокого уровня,который поступает на управляющие входы передатчиков 51 и разрешает передачу в канал 4 информации

0 о содержимом регистра состояний (Рг.С).

Процедура Ввод позволяет процессору 1 считать содержимое выбранной ячейки. Данная процедура выполняется только при условии установки разряда Рг.С Готов5 ность в состояние, соответствующее 1. При выполнении процедуры дешифратор 36 формирует сигнал ВВ.4. Сигнал ВВ.4 низким уровнем поступает на третий вход элемента И-НЕ 46, на второй вход элемента

0 И-НЕ 49 и на второй вход элемента И 47.

Элемент И-НЕ 49 формирует сигнал высокого уровня, который поступает на первый адресный вход мультиплексора 45. В результате мультиплексор 45 пропу5 екает информацию о содержимом выбранной ячейки на передатчики 51. Элемент И-НЕ 46 формирует сигнал высокого уровня, который поступает на управляющие входы передатчиков 51 и разрешает

0 прохождение информации о содержимом выбранной ячейки в канал 4.

Элемент И 47 формирует сигнал низкю- го уровня, который Поступает на вход С триггера 34 и по заднему фронту устанайли5 вает данный триггер в состояние О.

Операция Запись нового содержимого в ячейки ЗУ пользователя выполняется процессором 1 при начальной загрузке пользователя. При этом для записи нового

0 содержимого в одну из ячеек ЗУ процессор 1 выполняет следующие стандартные процедуры по отношению к программно-адре- суемым регистрам устройства 5 сопряжения.

5 Процедура Вывод устанавливает в Рг.А (31) адрес выбранной ячейки ЗУ, Процедура Вывод устанавливает в Рг.Д (35) данные, подлежащие записи в выбранную ячейку ЗУ. Процедура Вывод устанавливает в Рг.С разряды Режим (триггер 33) и

Пуск (триггер 32). Процедура Ввод анализирует состояние разряда Готовность (триггер 34) Рг.С.

При выполнении первой процедуры дешифратор 36 устройства 5 сопряжения формирует сигнал ВЫВ.2,

Сигнал ВЫВ.2 низким уровнем поступает на стробирующий вход регистра 31 и по переднему фронту записывает в регистр адрес выбранной ячейки, поступающий на входы регистра 31 адреса через приемники 24 с канала 4.

С выходов регистра 31 адреса адрес выбранной ячейки через входы 14 поступает на группу передатчиков 6 (например, разряды А1 ...А12) и дешифратор 7 (например, разряды А13...А15). С выходов передатчиков адрес поступает в блок 12.

При выполнении второй процедуры (Вывод) дешифратор 36 устройства 5 сопряжения формирует сигнал ВЫВ.4. Данный сигнал низким уровнем поступает на стробирующий вход С регистра 35 данных и по переднему фронту записывает данные, поступающие на входы регистра через приемники 24 с канала 4. При выполнении третьей процедуры (Вывод) дешифратор 36 устройства 5 сопряжения формирует сигнал ВЫВ.О. Данный сигнал низким уровнем поступает на стробирующие входы регистра состояния. Сигнал ВЫВ.О поступает на входы С триггеров 32, 33 и по переднему фронту записывает в них информацию, поступающую на их входы Д через приемники 24 с линий АД (0) и АД (3) канала 4, соответственно.

При выполнении операции Запись нового содержимого в ячейку ЗУ разряды регистра состояния Режим триггер (33) и Пуск (триггер 32) устанавливаются в состояние 1м. Сигналы низкого уровня с инверсных выходов триггеров 32,33, соответственно, поступают на входы устройства 8 управления.

Кроме того, сигнал с инверсного выхода триггера 33 (разряд Режим) поступает на управляющие входы передатчиков 43 и регистра 11. Данный сигнал разрешает прохождение информации с выходов передатчиков 43 на вход-выход 18, а выходы регистра 11 переводит в состояние высокого импеданса. Информация с выходов передатчиков 43 поступает на передатчики 9.

Сигнал с третьего выхода блока управления, поступая на вход V дешифратора 7, разрешает дешифрацию кода адреса (например, разряды А13-А15), Сигнал с первого выхода блока 8 формируется позже, чем сигнал на третьем выходе, и поступает на

блок 12. В результате происходит запись нового содержимого в ячейку, определяемую кодом адреса, установленного на входах А. По окончании процесса записи блока

5 8 управления на втором выходе формирует сигнал ОТВ.ЗУ, который поступает на устройство 5 сопряжения. В устройство сопряжения сигнал ОТВ ЗУ поступает на вход S триггера 34 и через элемент И 27 - на вход R

0 триггера 32. Происходит сброс разряда Пуск и установка разряда Готовность.

При выполнении четвертой процедуры (Ввод) дешифратор 36 формирует сигнал ВВ 0, который поступает на первый вход

5 элемента И-НЕ 46 и далее с выхода его сигналом высокого уровня на управляющие входы передатчиков 51, разрешая прохождение информации о содержимом Рг.С в канал 4. Информация о содержимом Рг.С

0 (триггеры 32-34) поступает на входы передатчиков 51 через мультиплексор 45.

Формула изобретения Устройство для ввода информации, со5 держащее дешифратор, буферный регистр, блок управления и блок памяти, причем выход дешифратора подключен к входу записи-считывания блока памяти, первый и второй выходы блока управления подключе0 ны соответственно к входам синхронизации блока памяти и буферного регистра, отличающееся тем, что, с целью увеличения быстродействия, устройство содержит приемники, первую и вторую группу

5 передатчиков, причем адресные входы первой и второй групп устройства подключены соответственно к информационным входам передатчиков первой группы и дешифратора, выходы передатчиков первой группы

0 подключены к адресным входам блока памяти, выходы которого подключены соответственно к информационным входам приемников, выходы которых подключены соответственно к информационным входам

5 буферного регистра, выходы которого подключены соответственно к информационным входам-выходам устройства и соответственно к информационным входам передатчиков второй группы, выходы которых

0 подключены соответственно к информационным входам блока памяти, второй выход блока управления подключен к выходу признака ответа устройства, вход запуска которого подключен к входу запуска блока

5 управления, третий выход которого подключен к входу синхронизации дешифратора, вход режима устройства подключен к входу режима блока управления и к входу записи- считывания буферного регистра.