Интегрирующий аналого-цифровой преобразователь Советский патент 1991 года по МПК H03M1/52 

Изобретение относится к цифровой электроизмерительной технике и предназначено для аналого-цифрового преобразования с двухтактным интегрированием разнополярных напряжений с одним источником опорного напряжения и с запоминающей обратной связью для компенсации дрейфа усилителей устройства.

Цель изобретения - повышение точности преобразования и быстродействия.

На фиг. 1 представлена структурная схема АЦП; на фиг. 2 - схема устройства управления; на фиг. 3 - временная диаграмма устройства управления; на фиг. 4 - временная диаграмма работы устройства.

Устройство содержит коммутатор 1, состоящий из ключей 2 -4, интегратор5, включающий операционный усилитель 6 и

конденсатор 7, резисторы 8, 9, компаратор 10, ключ 11, накопительный элемент, выполненный на конденсаторе 12, повторитель 13, резисторы 14 и 15, образующие первый делитель опорного напряжения, резисторы 16 и 17, образующие второй делитель опорного напряжения, блок 18 управления и ключ 19.

Блок 18 управления содержит генератор 20 тактовых импульсов, делитель 21 частоты, элементы ИЛИ-НЕ 22 и 23 и усилитель-ограничитель 24, триггер 25

Аналого-цифровой преобразователь работает следующим образом

Цикл работы - фиксированный и состо- ит(фиг. 4) из интервалов интегрирования Т1, преобразования Т2 и коррекции ТЗ

.Ј

СА)

В течение интервала ин гегрирования Ti сигналом блока 18 управления (фиг. 46) ключ 2 замыкается, ключи 3, 4 и 11 (фиг. 4в, г) разомкнуты, ключ 19 (фиг. 4ж) замкнут.

Поскольку неинвертирующий вход операционного усилителя 6 интегратора находится под напряжением смещения Кем, снимаемым с делителей 14 и 15, происходит интегрирование разности входного напряжения Ux и напряжения UCM (фиг. 4з). После окончания интервала 11 сигналом А блока 18 (фиг. 46) ключ 2 размыкается, а ключ 3 замыкается (фиг, 4в), подключая к входу интегратора опорное напряжение U0. В течение интервала Т2 происходит интегрирование разности напряжений U0 и UCM- напряжение на выходе интегратора 6 стремится к нулю (фиг. 4з), по достижении которого срабатывает компаратор 10. Сигналами В и Н блоха 18 (фиг. 4в, ж) ключи 3 и 19 размыкаются, а сигналом С (фиг. 4г) ключи 3 и 11 (фиг 4) замыкаются. Длительность импульса управления Н ключом 19 (фиг. 4ж) равна времени переходного процесса при замыкании обратной связи, после окончания импульса Н (фиг 4) ключ 19 замыкается, включая конденсатор 12 в цепь корректирующей обратной связи. До начала следующего цикла измерения на конденсаторе 12 происходит запоминание напряжения дрейфа усилителя 6, компаратора 10 и повторителя 13 и разности напряжения UCM и напряжения в точке F. Длительность интервала Т2 однозначно определяет величину и полярность измеряемого напряжения. Выходное напряжение интегратора в интервале Т1 равно

( Ux - UCM ) Т 1

Ки Си

(Uo-UcM)T2

UH 1

в интервале Т2

U н (

К ц UM

где RH и Си - интегрирующие резистор и конденсатор (резистор 9 и конденсатор 7).

Так как Uni + УИ2 О

т2 . UcMjiL Ux -Т1

Uo UCM Uo UCM

При UK 0 получаем Т2 Т1 (при К тт- 2). Т2 - 5Т1 (при К - 3).

UCM

В отличие от прототипа, запоминающий конденсатор не включается во время переходного процесса в цепь корректирующей обратной связи, поэтому выбросы напряжения с выхода усилителя-компаратора, вызывающие погрешность корректирующего напряжения, на конденсатор не попадают и AU практически равно нулю. Тем самым устраняются нелинейность, свойственная

схеме прототипа, и причина, препятствующая уменьшению времени коррекции и цикла преобразования, что дает возможность повысить почти на порядок быстродействие

АЦП.

Блок управления формирует с помощью генератора 20 тактовых импульсов, делителя 21 частоты, триггера 25 и элементов ИЛИ 22, 23 три временных интервала А, В, С

0 коммутации соответствующих ключей. Уси- литель-органичитель 24 формирует сигнал от компаратора для управления ключом 19. Формула изобретения

1.Интегрирующий аналого-цифровой 5 преобразователь, содержащий коммутатор,

первый информационный вход которого является входной шиной, второй информационный вход - шиной опорного напряжения, третий информационный вход объединен с

0 первым входом интегратора и подключен к выходу первого делителя опорного напряжения, входы которого соединены соответственно с шиной опорного напряжения и общей шиной, а выход коммутатора подклю5 чей к второму входу интегратора, выход которого через компаратор соединен с входом блока управления и информационным входом первого ключа, выход которого соединен с первым выводом накопительного

0 элемента, выполненного на конденсаторе, и через повторитель соединен с третьим входом интегратора, второй делитель опорного напряжения, входы которого соединены соответственно с шиной опорного напряже5 ния и общей шиной, а первый, второй и третий выходы блока управления подключены соответственно к первому, второму и третьему управляющим входам коммутатора, третий выход блока управления соеди0 нен с управляющим входом первого ключа, отличающийся тем, что, с целью повышения точности преобразования и быстродействия, в него введен второй ключ, информационный вход которого соединен с

5 выходом второго делителя опорного напряжения, выход подключен к второму выводу конденсатора, а управляющий вход - к четвертому выходу блока управления.

2.Преобразователь по п. 1, о т л и ч а ю- 0 щ и и с я тем, что интегратор выполнен на

операционном усилителе, конденсаторе и двух резисторах, первые выводы которых являются соответственно вторым и третьим входами блока, вторые выводы подключены 5 к. инвертирующему входу операционного усилителя, который через конденсатор подключен к выходу операционного усилителя, который является выходом блока, а неинвертирующий вход является первым входом блока.

3. Преобразователь по п. 1, о т л и ч а ю- щ и и с я тем, что блок управления выполнен на усилителе-ограничителе, триггере, двух элементах ИЛИ-НЕ и соединенных последовательно генераторе тактовых импульсов и делителе частоты, выход которого соединен с первым входом первого элемента ИЛИ-НЕ и синхронизирующим входом триггера, информационный вход которого является шиной логической единицы, а вход сброса

является четвертым выходом блока и через усилитель-ограничитель подключен к входу блока. вы.ОД триггера является вторым вы ходом блока и соединен с первым входом второго элемента ИЛИ-НЕ и вторым входом первого элемента ИЛИ-НЕ. выход которого является первым входом блока и подключен к второму входу второго элемента ИЛИ-НЕ, выход которого является третьим выходом блока.

Изобретение относится к цифровой электроизмерительной технике и предназначено для аналого-цифрового преобразования с двухтактным интегрированием раз нополярных напряжений Цель повышение точности преобразования и быстродействия АЦП содержит коммутатор интегратор, компаратор, ключ, накопительный элемент, выполненный в виде конденсатора, повторитель, два делителя опорного напряжения, блок управления Введение дополнительного ключа позволяет избежать попадания выбросов напряжения с вы хода компаратора на конденсатор, что вызывает погрешность корректирующего напряжения и препятствует уменьшению времени коррекции и цикла преобразования, тем самым повышая нз порядок быстродействие 2 з п.ф-лы. 4 ил

Я

фиг.1

Выход делит.

21

А

D

Н 8

Фиг.З

Т(

ГЦ

Ти

Фк, - /

Составитель В, Махнэнов Редактор А. Маковская Техред М.МоргенталКорректор М. Максимишинец ,

тг

г(

TJ

ГЦ