Линейный интерполятор Советский патент 1991 года по МПК G05B19/4103 G06F17/00 G06F17/17 

Изобретение относится к средствам обработки и передачи сигналов там, где требуется линейное интерполирование сигналов при повышенном быстродействии или при работе в реальном масштабе времени, например телеметрии, в автоматике, связи и т.д.

Цель изобретения - повышение точности процесса интерполяции и расширение области применения.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 - структурная схема блока управления; на фиг. 3 - временная диаграмма работы интерполятора; на фиг. 4 - схема регистра сдвига; на фиг. 5 график, поясняющий интерполяции в устройстве,

где Am - отсчеты входного процесса; A m - интерполированные значения процесса.

Устройство (фиг. 1) содержит регистр 1 сдвига, сумматоры 2-8, коммутатор 9, дешифраторы 10 и 11, блок 12 управления, тактовый генератор 13 и двоичный счетчик 14, Первым, вторым и третьим входами устройства являются первый, второй информационные входы и вход управления записью регистра 1 сдвига. Выход коммутатора 9, выход дешифратора 10 и второй выход блока 12 управления являются соответственно первым, вторым и третьим выходами устройства.

Блок 12 управления (фиг. 2) содержит сумматор 15, буферный регистр 16, элемент 17 задержки, триггер 18, элемент И 19. ПерON00 О

О

со

вым, вторым, третьим и четвертым ходами блока 12 управления являются соответственно второй вход сумматора 15. второй вход элемента И 19, вход Сброс триггера 18 и вход элемента 17 задержки. Соответственно, первым, вторым и третьим выходами блока управления являются выходом сумматора 15, выход элемента И 19 и выход элемента 17 задержки.

Блок управления 12 работает следующим образом.

По сигналу с четвертого входа блока управления (фиг. За) заносится нулевое значение в буферный регистр 16, а через время г (элемент 17 задержки на фиг. 36) устанавливается триггер 18. Потенциал с выхода триггера 18 (фиг. Зв) разрешает прохождение импульсов тактового генератора, поступающих через второй вход блока 12 управления (фиг. Зг), через элемент И 19. Сигналы с выхода элемента И 19 (фиг. Зд) активизируют работу блока 12 управления и устройства в целом, поступая на второй выход блока управления. На третий выход блока 12 управления поступает сигнал с выхода элемента 17 задержки (фиг. 36). Кроме того, импульсы с выхода элемента И 19 (фиг. Зд) поступают на управляющий вход Запись буферного регистра 16. По этим сигналам очередное значение кода с выхода сумматора 15 заносится в буферный регистр 16. На 1-м шаге сумматор 15 выполняет операцию суммирования кода, установленного на первом входе блока 12 управления, и кода с выхода буферного регистра 16. Следовательно, на выходе буферного регистра 16 образуется последовательность кодовых значений с шагом, равным коду, установленному на первом входе блока управления. Эта последовательность образует список адресов данных (интерполированных значений), которые поступают на выход устройства. На фиг. Зд последовательность состоит из четырех значений, что изображено исключительно с целью иллюстрации работы блока 12 управления.

Регистр 1 сдвига (фиг.4) состоит из набора однотипных регистров сдвига, которые управляются параллельно. Одноименные разряды регистров образуют числовую линейку, предназначенную для хранения значения отсчета входного процесса Ат. Значения разрядов отсчета Ат заносятся в регистры через последовательные информационные входы. Значение параметра Rm, соответствующее отсчету Ат, заносится в регистр через параллельный информационный вход. Параметр Rm указывает число требуемых интерполированных значений. Регистр 1 сдвига предназначен

для временного хранения двух последних последовательных значений входного процесса Am, Am-1 и последнего значения параметра Rm. соответствующего отсчету Ат.

Процесс интерполяции выполняется

между двумя последними последовательными значениями входного процесса. Каждое поступающее на вход устройства значение входного процесса Ат имеет параметр Rm,

указывающий количество требуемых интерполированных значений, между данным значением Ат и предыдущим Ат-1.

Сумматоры 2-8 предназначены для вычисления интерполированных значений,

принадлежащих прямой, заданной своими конечными значениями, поступающими с ii рвого и второго выходов регистра 1 сдвига. На выходе каждого из сумматоров, в процессе вычислений, устанавливается

интерполированное значение. Коммутатор 9 предназначен для передачи вычисленных интерполированных значений на выход устройства. Каждому интерполированному значению, поступающему на выход устгх)йства, ставится в соответствие параметр R m. Значение параметра определяется дешифратором 10, код на вход которого поступает с третьего выхода регистра 1 сдвига и соответствует значению Rm последнего записанного в регистр 1 сдвига значения входного процесса. Этот же код Rm поступает на вход дешифратора 11. Код на выходе де- ш ифратора 11 определяет число интерполируемых значений в текущем цикле

интерполяции. Блок 12 управления управляет работой устройства во время всего цикла интерполяции. Тактовый генератор 13 синхронизирует работу устройства. Двоичный счетчик 14 необходим для окончания цикла

интерполяции после вычисления и передачи требуемого числа интерполированных значений.

Устройство работает следующим образом.

Значения входного процесса Ат и соответствующие им значения параметра Rm записываются параллельным кодом в регистр 1 сдвига по сигналу сопровождения, поступающему через третий вход устройства, на

управляемый вход Запись регистра сдвига 1. По окончании процесса записи в регистр 1 сдвига в нем будут находиться отсчеты Am, Am-i и Rm. Сигнал сопровождения поступает также на четвертый вход блока 12 управления и через время г (фиг.36) включает его (фиг. Зв), т.е. устанавливает триггер 18 в блоке 12 управления. Время т равно времени, которое требуется для того, чтобы выполнить запись в регистр 1 сдвига

и установить выходной код комбинированного сумматора 2 (фиг. 1) Сигнал сопровождения инициирует также появление сигнала через время г на выходе блока 12 управления, по этому сигналу заносится значение кода с выхода дешифратора 11 (число требуемых интерполированных значений) в двоичный счетчик 14 К этому времени выполнены все подготовительные операции в устройстве, а также закончен процесс интерполяции семи значений процесса, принадлежащих интерполируемой прямой (выходы сумматоров 2-8). Требуется только выбрать необходимые значения, передать их на выход, что выполняется с помощью коммутатора 9. В блоке 12 уппавления формируется необходимый адрес дпя коммутатора 9 (первый выход блока 12 управления) и импульс сопровождения на выход (второй выход блока 12 управления).

Дешифратор 10 формирует на своем выходе значение параметра R m, предназначенное для передачи на выход устройства, и сохраняющее постоянное значение на время всего текущего цикла интерполяции. Каждое значение отсчета А поступающее на выход устройства сопровождается значением параметра R m Дешифратор О фор- мирует значение параметра R m по следующему правилу. Если значение параметра Rm. поступившее на вход дешифратора 10, больше трех то ня выход дешифратора 10 поступает значение параметра Rm, уменьшенное на три. Иначе, если значение параметра меньше или равно трем, на выходе дешифратора 10 уста на вливается нулевое зна ение (R m 0).

На каждом интервале интерполяции устройство передает на еыхол К значений процесса, включая начальную точку интервала. Конечная точка интервала передается на выход в следующем цикле интерполяции, в качестве начальной точки следующего интервала и т.д. Причем значение К определяется выражением

К 2Rm

где К - число значений отсчетов процесса, передаваемых на выход устройства;

Rm значение параметра Rm входного отсчета Ат, участвующего в процессе интерполяции.

Значение величины К формируется дешифратором 11 по значению параметра Rm, поступающему ему на вход. Код числа К формируется так, как указано в таблице. Кроме того, в таблице приведены коды и Л I, соответствующие параметру Rm, где

Rm - значение параметра, производное от Rm и передаваемое на выход устройства (выход дешифратора 10); Д| - шаг приращения кода адреса на управляющем входе коммутатора 9.

Из таблицы видно, что коды чисел К и Л I являются зеркальным отображением друг друга, т.е. для формирования этих кодов достаточно одного дешифратора (дешифратор 11), а требуемые значения получаются соответствующей перекоммутацией разрядов выходного кода дешифратора 11.

Значение кода Д| поступает на блок 12

управления, где используется для формирования последовательности адресов, которая используется коммутатором 9. Значение кода ДI имеет постоянное значение во время всего текущего цикла интерполяции.

Значение числа К с выхода дешифратора 11 (при соответствующей коммутации разрядов выходного кода) заносится в двоичный счетчик 14. Каждая передача данных

на выход устройства (А т и R m) сопровождается вычитанием единицы из кода, установленного в двоичном счетчике 14. При достижении счетчиком 14 нулевого значения на его выходе формируется сигнал Конец счета. Этот сигнал поступает на блок 12 управления (на триггер 18, фиг. 2) и выключает его. На этом заканчивается текущий цикл интерполяции в устройстве. Работа устройства состоит из последовательности повторяющихся циклов интерполяции. Начало очередного цикла интерполяции инициируется поступлением текущего отсчета входных данных Ат и соответствующего ему значения параметра

Rm.

Процесс интерполяции в устройстве выполняется следующим образом. Любое интерполированное значение А т в устройстве равно среднему арифметическому конечных

значений отрезка интерполяции, т.е. при поступлении на вход устройства очередного отсчета Ат (записи его в регистр 1 сдвига), значения отсчетов Ат и Апн поступают на сумматора 2, который вычисляет сумму

двух этих отсчетов. Эта сумма еленная на две - интерполированное значение является центром отрезка, соединяющего отсчеты Am и Апи. Далее сумматор 3, используя отсчеты Am и АпИ, вычисляет значение отсчета Am, который является центром отрезка, соединяющего отсчеты А1т и Ат-1. Сумматор 5 вычисляет значение Am и т.д. Следовательно, через определенное время после начала текущего цикла интерполяции на входах коммутатора 9 будут установлены все необходимые зн мгмтя кодов: значение начала отрезка интерполяции Ат-1 и семь интерполированных значений Am, которые гарантированно принадлежат интерполирующей прямой, соединяющей отсчеты Am и Ат-1. В начале всегда на вход устройства передается значение отсчета Am-i - начало отрезка интерполяции. Затем, в зависимости от кода параметра Rm, с шагом Д1 (см. таблицу) передаются значения интерполированного процесса. Причем каждое значение, которое передается на выход устройства, сопровождается кодом параметра R m. Если Rm равно нулю, то процесс интерполяции выполнять не требуется и на выход передается только значение Am-i. На фиг, 5 приведен случай, когда значения Rm 2 и на выход устройства передаются значения: Ат-1 - начало отрезка интерполяции; А1щ, А2т, А3т - интерполированные значения, т.е. всего четыре отсчета данных.

Для хранения значения Rm достаточно одного регистра, для хранения отсчета Ат требуется N регистров (где N равно разрядности отсчета Ат).

В качестве дешифраторов 10 и 11 лучше всего использовать микросхемы ПЗУ. Причем в качестве адреса используется код Rm, а требуемое значение (К или R т) снимается с выхода ПЗУ. Предварительно в соответствии с таблицей выполняется кодировка микросхемы ПЗУ.

Увеличение информативной емкости регистра, введение дополнительных элементов с указанными связями в дополнение к элементам и связям, имеющимся в известном устройстве, обеспечивает повышение точности процесса интерполяции и допускает каскадное включение предлагаемых интерполяторов, без дополнительных элементов и при сохранении быстродействия, что расширяет функциональные возможности интерполятора. Повышение точности достигается тем, что увеличение информативной емкости регистра и введение дополнительных сумматоров с указанными соединениями, сводит операцию интерполяции к нахождению среднего арифметического двух отсчетов (т.е. выполняется операция усреднения), а как известно, - это более помехоустойчивая и точная операция, чем получение того же результата путем цепного суммирования малых слагаемых (что применяется в известном устройстве).

Расширение области применения (возможность каскадного соединения)интерполятора обеспечивается тем, что процесс интерполяции сводится к операции нахожу

дения среднего арифметического, т.е. известны координаты концов интерполируемого отрезка, что в свою очередь однозначно определяет положение интерполируемой прямой и не требуется в прямом виде знать тангенс наклона интерполируемой прямой, тем более передавать его на выход в случае необходимости. Кроме того, дешифратор 10 формирует и передает на выход параметр

0 Rim производной от входного параметра Rm. А это обозначает следующее. Если требуется интерполировать р 2Ртзначений между входными отсчетами Ат и Ат-1, то входной интерполятор вычислит Т 2 интерполиро5 ванных значений , при этом аждое значение AL имеет параметр R m Rm-з. Следующий интерполятор вычислит между интерполированными значениями А т и еще Т 23 значений и т.д. На выходе

0 последнего интерполятора будут значения

A m.Rm 0.

Таким образом, линейный интерполятор обеспечивает выполнение процесса интерполяции в реальном масштабе времени

5 с высокой точностью и повышенной помехоустойчивостью. При этом не требуется знание наклона интерполирующей прямой и интервала интерполяции и интерполятор может быть использован в телеметрии, в

0 связи,автоматике и др.

Формула изобретения 1. Линейный интерполятор, содержащей тактовый генератор, двоичный счетчик, счетный вход которого подключен к выходу

5 тактового генератора, регистр, первый сумматор, первый вход которого соединен с первым выходом регистра, первый информационный вход регистра является первым информационным входом интерполятора.

0 отличающийся тем, что с целью повышения точности процесса интерполяции и расширения области применения, в него введены шесть сумматоров, коммутатор, два дешифратора, блок управления,

5 первый вход второго сумматора соединен с первым входом третьего сумматора и подключен к первому выходу регистра, второй выход регистра подключен к второму входу первого сумматора, первому входу третьего

0 сумматора, первому входу четвертого сумматора и первому информационному входу коммутатора, выход второго сумматора подключен к второму входу третьего сумматора и первому входу пятого сумматора, выход

5 третьего сумматора подключен к второму входу четвертого сумматора и первому входу шестого сумматора, вторые входы второго, третьего, пятого и шестого сумматоров подключены к выходу первого сумматора, информационные входы коммутатора, с второго по восьмо подключены соответственно к выходам четвертого, третьего, шестого, первого, пятого, второго и третьего сумматоров, третий выход регистра подключен к входам первого и второго дешифраторов, выход первого дешифратора соединен с входом записи двоичного счетчика и первым входом блока управления, второй, третий и четвертый входы блока управления соединены соответственно с выходом тактового генератора, выходом двоичного счетчика и с управляющим входом регистра, первый, второй и третий выходы блока управления подключены соответственно к адресному входу коммутатора, входам записи и сброса двоичного счетчика, второй информационных вход регистра и управляющий вход записью регистра являются соответственно вторым информационным и управляющим входами интерполятора, первым, вторым и третьим выходами интерполятора являются соответственно выход коммутатора, выход второго дешифратора и второй выход блока управления.

2. Интерполятор поп. 1.отличаю- щ и и с я тем, что блок управления содержит

сумматор, буферный регистр, элемент задержки, триггер, элемент И, выход сумматора подключен к информационному входу регистра, выход которого соединен с первым входом сумматора, вход Сброс регистра через элемент задержки подключен к входу Установка триггера, прямой выход триггера подключен к первому входу элемента И, выход элемента И соединен с управляющим входом Запись регистра,

первым, вторым, третьим и четвертым входами блока управления являются соответственно второй вход сумматора, второй вход элемента И, вход Сброс триггера и вход элемента задержки соответствен но первым, вторым и третьим выходами блока управления являются выход сумматора, выход элемента И и выход элемента задержки.

Фиг.г

Изобретение относится к средствам обработки и передачи сигналов там, где требуется линейное интерполирование сигналов при повышенном быстродействии или при работе в реальном масштабе времени, например телеметрии, в автоматике, связи и т.д. Интерполятор состоит из регистра сдвига, группы сумматоров, элементов управления и коммутатора. Регистр сдвига и сумматоры реализуют параллельный процесс интерполяции линейного отрезка, заданного конечными значениями, обеспечивая высокую точность и быстродействие выполняемых вычислительных операций в интерполяторе. Интерполятору не требуется дополнительных данных о входном сигнале, кроме последовательных значений интерполируемого процесса, что допускает каскадное соединение предлагаемых линейных интерполяторов, что, в свою очередь,расширяет область применения интерполятора. 1 з.п.ф-лы, 5ил., 1 табл. (Л С

фиг.З

Запись

Фиг.Ь

V .

т

Am-J

Фиг. 5