О 00 00
GJ СЛ
ю
Изобретение относится к электросвязи, может быть использовано для контроля сети каналов передачи данных и является дополнительным по авт.св. № 1592953.
Цель изобретения - повышение точности контроля путем работы в сети каналов.
На чертеже представлена электрическая структурная схема устройства для контроля канала связи.
Устройство для контроля канала связи содержит на передаче: датчик 1 испытательного текста, формирователь 2 повторяемых номеров, блок 3 управления циклами, формирователь 4 обратного чтения, кодировщик 5 адреса, формирователь 6 адреса, блок 7 управления адресом, элементы И 8 и 9 и элемент ИЛИ 10; на приеме: анализатор 11, генератор 12 импульсов, датчик 13 контрольного текста, формирователь 14 повторяемых номеров, блок 15 управления циклами, формирователь 16 обратного чтения, блок 17 сравнения, блок 18 регистрации, блок 19 сравнения номеров, кодировщик 20 адреса, формирователь 21 адреса, блок 22 управления адресом, блок 23 сравнения адресов и блок 24 управления датчиком.
Устройство работает следующим образом.
Датчик 1 по сигналу Запрос очередной комбинации (30К) формируют сигнал Начало обмена (НО), который поступает в блок 3 управления циклами и в блок 7 управления адресом.
По этому сигналу блок 3 формирует сигналы Разрешения записи в регистр и Тактовые импульсы (ТИ), которые поступают на формирователь 2 повторяемых номеров и формирователь 4 обратного чтения. По этим сигналам номер, присвоенный испытательной комбинации датчиком 1, переписывается параллельно в прямом чтении в формирователь 2 повторяемых номеров и в обратном чтении в формирователь 4 обратного чтения. По сигналу НО блок 7 управления адресом формирует два сигнала: разрешающий сигнал Разрешение записи адреса (Рш Зп Ад), поступающий на вход элемента И 9, и запрещающий сигнал Запрет записи адреса (ЗАПР Зп Ад), поступающий на вход элемента И 8, тем самым блокируя прохождение через него информации. По спаду сигнала НО, поступающего от датчика 1. блок 3 управления циклами формирует последовательность сигналов ТИ, которые поступают на счетчик К разрядов адреса блока 7 управления адресом.
Адрес абонента, которому предназначена испытательная комбинация, устанавливают на кодировщике 5 адреса, кодируют
и выдают на регистр разрядностью К формирователя 6 адреса. По сигналу Разрешение записи регистра (Рш Зп Рг), поступающему с блока 3 управления циклами, происходит
параллельная запись адреса в формирователь 6 адреса и испытательной комбинации в формирователь 2 повторяемых номеров. По сигналам ТИ, поступающим от блока 3 управления циклами, производят выдачу
0 всех разрядов адреса с регистра 6 формирователя адреса на другой вход элемента И 9 и далее через элемент ИЛИ 10 на вход контролируемого канала сети связи. На вход элемента схемы И 9 в это время поступает
5 разрешающий сигнал Рш Зп Ад.
Прохождение испытательной комбинации с выхода формирователя 2 повторяемых номеров через элемент ИЛИ 10 на вход контролируемого канала 25 сети связи блокиру0 ют запрещающим сигналом ЗАПР Зп Ад на входе элемента И 8. Одновременно с выдачей адресной информации по сигналам ТИ количество импульсов сигнала ТИ подсчитывают счетчиком блока 7 управления адре5 сом, который, отсчитав К импульсов (соответственно К разрядам адреса), запрещает прохождение адресной информации через элемент И 9 путем установления на его другом входе запрещающего сигнала
0 Рш Зп Ад. и разрешает прохождение испытательной комбинации с выхода формирователя 2 повторяемых номеров через элемент И 8 путем установления на его входе разрешающего сигнала ЗАПР Зп Ад, По
5 этому сигналу, поступающему из блока 7 управления адресом в блок 3 управления циклами, снимают блокировку сигнала ТИ, по которому происходит последовательная выдача испытательной комбинации с реги0 стра формирователя 2 повторяемых номеров через элемент И 8 и элемент ИЛИ 10 на вход контролируемого канала 25 сети связи. На приеме кодировщик 20 адреса, формирователь 21 адреса и блок 22 управления
5 адресом работают аналогично соответствующим блокам 5-7 на передаче.
Адресную информацию транслируют с выхода контролируемого канала 25 сети связи через анализатор 11 на адресный
0 вход схемы сравнения блока 23 сравнения адресов. На другой адресный вход схемы сравнения этого же блока поступает контрольный адрес с выхода формирователя 21 адреса приема. При несовпадении адреса
5 испытательной комбинации с контрольным адресом (чужой адрес) блок 23 сравнения адресов выдает запрещающий сигнал Разрешение анализа (Рш Анализ) на вход блока 24 управления датчиком. По сигналу Рш Анализ запрещают выдачу из блока 24 сигналов Разрешение обмена (Рш Обм) и Разрешение записи счетчика (Рш Зп Счк) в датчик 13 контрольного текста. При этом блокируют дальнейший анализ, а также запрещают формирование очередной контрольной комбинации.
При совпадении всех разрядов адреса испытательной комбинации с контрольным адресом (свой адрес), с выхода схемы сравнения блока 23 сравнения адресов выдают разрешающий сигнал Рш Анализ на схему управления блока 24 управления датчиком.
После отсчета К импульсов сигнала ТИ счетчик блока 22 управления адресом формирует запрещающий сигнал Рш Зп Ад и выдает его на блок 23 сравнения адресов. По сигналу Рш Зп Ад запрещают сравнение адресов в блоке 23 сравнения адресов, и выдают одиночный импульсный сигнал Конец адресной информации (КАИ), по которому схема управления блока 24 управления датчиком формирует сигналы Рш ОБМ и Рш Зп Счк. По этим сигналам датчик 13 контрольного текста формирует очередной М-разрядный номер контрольной комбинации. На все время приема и анализа адресной информации схема сравнения блока 17 сравнения заблокирована от ложного анализа запрещающим сигналом ЗАПР Зп Ад, поступающего с выхода блока 22 управления адресом.
В качестве управляющего сигнала из канала связи поступает сигнал Импульс начала комбинации (ИНК) на входы анализатора 11 и датчика 13. По сигналу ИНК анализатор 11 устанавливается в исходное состояние и формирует сигнал Включение генератора 12, а датчик 13 формирует сигнал Начало обмена, который поступает на блок 15 и устанавливает его в исходное состояние. Кроме того, по этому сигналу блок 15 формирует сигналы Разрешение записи в регистр и ГИ, которые поступают на формирователь 14 и формирователь 16, а также сигнал Синхроимпульсы сдвига (СИСдв) и сигнал Запись в регистр, которые поступают на входы анализатора 11. Сигналы ТИ и СИ Сдв образуются из сигналов, поступающих от генеоатора 12 на блок 15. На блок 17 одновременно с испытательной комбинацией из анализатора 11 поступает контрольная комбинация из формирователя 14, а результат несравнения накапливается и поступает в анализатор 11. После подсчета 2М импульсов сигнала СИ Сдв в анализаторе 11 происходит переключение регистра, в результате чего в него записывается номер испытательной комбинации прямого и обратного чтения. Кроме этого, первые М разрядов (номер прямого чтения) запоминаются в анализаторе 11. После этого снимается блокировка выхода анализатора 11 и на ее выходе получается результат сравнения
5 испытательной комбинации со всеми ее последующими разрядами. Результат несравнения запоминают
Результат опроса импульсами сигнала, поступающего от генератора 12, анализато0 ра 11 и блока 17, дешифрируют анализатором 11 и результат запоминают. По окончании контрольной комбинации блоком 15 формируется сигнал Конец цикла, который поступает на анализатор 11, а так5 же на генератор 12 для переключения режима его работы.
Если номера принятой испытательной комбинации как в прямом, так и в обратном чтении равны между собой и равны номерам
0 прямого и обратного чтения контрольной комбинации, то принимается решение о правильно принятой испытательной комбинации, при этом сигналы типа Ошибочные разряды, Ошибочные комбинации,
5 Вставленные комбинации, и Пропущенные комбинации на блок 18 не поступают. В результате опроса анализатора 11 вырабатывается сигнал Равно, который устанавливает анализатор 11 и генератор 12 в
0 исходное состояние, предшествующее приему из контролируемого канала 25 очередной испытательной комбинации. Если номера принятой испытательной комбинации va равны между собой, а поразрядное
5 сравнение испытательной и контрольной комбинаций блоком 17 выявило несравнение, то принимается решение, что принятая комбинация ошибочна.
При этом число несравнений, находя0 щееся в блоке 17, выводится на блок 18. После этого анализатор 11 и генератор 12 устанавливают в исходное состояние, как и после сигнала Равно. Если номера испытательной комбинации равны между собой,
5 а поразрядное сравнение испытательной и контрольной комбинаций блоком 17 выявило несравнение, то принимается решение о нарушении порядка следования номеров испытательных комбинаций, т.е. выявлено
0 событие вставленных или пропущенных комбинаций. При этом числовое значение несравнений, зафиксированное накопителем блока 17 сравнения, стирают.
Конкретизация вставленных или пропу5 щенных комбинаций производится в блоке 19 методом вычитания из номера контрольной комбинации, поступающего из формирователя 14 номера испытательной комбинации, поступающей из анализатора
11. Если разница положительная, то принята вставленная испытательная комбинация и единицу записывают в блок 18, а из блока 19 на датчик 13 поступает сигнал блокировки прохождения следующего сигнала Зп Счк. При этом в датчике 13 сохраняется ста- рый номер при приеме очередной испытательной комбинации, а анализатор 11 и генератор 12 устанавливают в исходное состояние.
Если разница отрицательная, это указы- вает на пропуск некоторого числа испытательных комбинаций. Их абсолютную величину определяет блок 18 по сигналам генератора 12 и выдает в виде соответствующего числа импульсов на блок 18, При этом по сигналу блока 19 на датчик 13 происходит параллельная запись номера испытательной комбинации из анализатора 11 в датчик 13. После этого, как и в случае вставленных комбинаций, происходит установка анализатора 11 и генератора 12 в исходное состояние.
Формула изобретения Устройство для контроля канала связи по авт.св. № 1592953, отличающееся тем, что, с целью повышения точности контроля путем работы в сети каналов, на передаче первый выход формирователя повторяемых номеров подключен к контролируемому каналу связи через введенные последовательно соединенные первый элемент И и элемент ИЛИ, введены блок управления адресом и последовательно соединенные кодировщик адреса, формирователь адреса и второй элемент И, выход которого подключен к другому входу элемента-ИЛ И, другой вход соединен с первым выходом управления блока управления адресом, второй выход управления которого подключен к другому входу первого элемен-
та И, тактовый вход и выход запрета записи адреса соединены соответственно с тактовым выходом и входом запрета записи блока управления циклами, а управляющий вход соединен с управляющим выходом датчика испытательного текста, тактовый выход и выход разрешения записи блока управления циклами подключены соответственно к тактовому входу и входу разрешения записи формирователя адреса, а на приеме блок управления адресом и последовательно соединенные кодировщик адреса, формирователь адреса, блок сравнения адресов и блок управления датчиком, выходы которого подключены к пятым соответствующим входам датчика контрольного текста, вход импульса начала комбинации объединен с входом импульса начала комбинации анализатора, а второй вход соединен с первым управляющим выходом блока управления адресом, тактовый вход которого соединен с тактовым выходом блока управления циклами, управляющий вход соединен с вторым управляющим выходом датчика контрольного текста, второй управляющий выход подключен к четвертому входу блока сравнения, и к пятому входу анализатора, третий управляющий выход подключен к управляющему входу блока сравнения адресов, тактовый вход которого объединен с тактовым входом анализатора, адресный выход которого подключен к адресному входу блока сравнения адресов, вход начала обмена которого соединен с вторым выходом датчика контрольного текста, тактовый вход, вход разрешения записи и адресный вход формирователя адреса соединены соответственно с тактовым выходом, выходом разрешения и адресным выходом блока управления циклами.
название | год | авторы | номер документа |
---|---|---|---|
Устройство для контроля канала связи | 1989 |
|
SU1695521A2 |
Логический анализатор | 1983 |
|
SU1170458A1 |
Устройство для контроля цифровой аппаратуры | 1989 |
|
SU1735854A1 |
Устройство для контроля неисправностей | 1991 |
|
SU1798787A1 |
Устройство для диагностирования логических блоков | 1986 |
|
SU1520518A1 |
Устройство для контроля печатных плат | 1986 |
|
SU1472929A1 |
Логический анализатор | 1987 |
|
SU1476474A1 |
Генератор испытательных последовательностей | 1987 |
|
SU1543396A1 |
Устройство для сопряжения источника информации с каналом связи | 1985 |
|
SU1310829A1 |
Устройство для контроля блоков памяти | 1991 |
|
SU1833920A1 |
Изобретение относится к электросвязи. Цель изобретения - повышение точности контроля путем работы в сети каналов. На передаче с помощью кодировщика 5 адреса. формирователя 6 адреса и блока 7 управления адресом формируют адрес того абонента противоположной станции, для которого предназначена испытательная комбинация, дополняют сигнал испытательной комбинации, сформированной датчиком 1, формирователем 2, блоком 3 и формирователем 4, информацией об адресе абонента и передают на вход контролируемого канала 24 связи. По сети каналов испытательную комбинацию передают всем абонентам сети. На приеме все абоненты принимают адресную информацию и производят сравнение принятого адреса со своим контрольным адресом. Результат сравнения блоком 23 поступает в блок 22. Если адреса не равны - блокируется анализ, если совпадает - производят прием и выявление ошибочных разрядов. 1 ил. fe
Авторское свидетельство СССР № 1592953, кл | |||
Очаг для массовой варки пищи, выпечки хлеба и кипячения воды | 1921 |
|
SU4A1 |
Авторы
Даты
1991-10-30—Публикация
1989-08-07—Подача