Управляемый делитель частоты с дробным коэффициентом деления Советский патент 1991 года по МПК H03K23/66 H03K23/64 

Изобретение относится к импульсной технике и может быть использовано при контроле положений движущихся объектов, в системах управления перемещением объектов.

Цель изобретения - расширение диапазона входных частот в сторону их повышения при одновременном упрощении.

На чертеже представлена электрическая структурная схема управляемого делителя частоты с дробным коэффициентом деления.

Делитель содержит первый и второй сумматоры 1 и 2, первые входы которых соединены соответственно с первой и второй кодовыми шинами 3 и 4, второй вход первого сумматора 1 соединен с выходами первого л второго регистров 5 и 6 хранения (с третьим состоянием выходов), тактовые входы которых соединены со входной шиной 7, со входом элемента 8 задержки и с тактовым

входом триггера 9, выход которого соединен через инвертор 10 со входом разрешения чтения первого регистра 5 хранения и непосредственно со входом разрешения чтения второго регистра 6 хранения и с первым входом элемента И 11. выход которого соединен с выходной шиной 12, второй вход - с выходом элемента 8 задержки, информационный вход первого регистра 5 хранения соединен с выходом суммы первого сумматора 1 и со вторым входом второго сумматора 2, выходы суммы и переноса которого соединены с информационными входами соответственно второго регистра 6 хранения и триггера 9.

Управляемый делитель частоты с дробным коэффициентом деления работает следующим образом.

Пусть в исходном состоянии регистры 5 и 6 содержат нулевые коды, триггер 9 находится в нулевом состоянии. Тогда выходы

сл

с

о ю

ю сл

ю

регистра 6 находится в третьем (отключенном) состоянии, а выходы регистра 5 подключены к Biopowy входу сумматора 1, на выходе которого присутствует код N, имеющийся на шипэ 3 На выходе сумматора 2 присутствует сумма кодов N-Z, поступающих с выхода сумматора 2 и с шины 4.

Очередные положительным фронтом импульса на шине 7 в регистры 5,6 запишутся выходные оды сумматоров 1, 2 соответственно. После чего выходной код сумматора 1 станет равным 2 N, а сумматора 2 - равные. 2 J-2 Пор воздействием каждого последующего положительного фронта чмлульс на V на выходе сумматоров 1, 2 кодь1 буг1,-1 увеличиваться величину N до rex поо гюча сумма на выходе сумма- sopa 2 будет огры- тельной.

При появлении на выходе сумматора 2 неотрицательного кода Д, численно равного остатку от Z на N, на выходе переноса сумматора 2 возникает сигнал логической единицы, вызывающий установку в единичное состояние триггера 9 положительным фронтом импульса с шины 7, который через элемент 8 и элемент 11 поступает па шину 12, Единичное состояние триггера S вызывает перевод в третье состояние выводом регистр и и подключение к второму лходу cyN.vij; от ьмходом регистра б, содержаще о з TV йрекк код А. Вышеопи- .-orii-ый дг1- л с-бсты устройства повторяете у во пя агония на выходе сумматора 2 вновь неотрицательного кода, при- ,е и в |,Э.ДОЕ i очередно цикле учитывается оссаго:с о1 целения Z на N предыдущего цикла, так как на первом шаге цикла в регистры 5, G переписываются коды N+ Ли J-t-A-Z соответственно.

Таким образом, на шине 12 формиру ся последовательность импульсов, нерасно- мериость следования которых не превышает периода следования импульса ьз шине 7, У зстота fBbtx определяется соот- ,-ошением

. . N .г

где fax - частота импульсов на шине 7.

Емкость сумматоров 1 и 2 необходимо брать не менее /2N+Z/, что исключает потерю информации.

Элемент 8 необходим для предотвращения возникновения паразитного импульса на шине 12 из-за конечного времени переключения триггера 9 в нулевое состояние. Смену управляющих кодов N и Z на шинах 3, 4 необходимо синхронизировать с положительным фронтом импульсов на шине 7.

Формула изобретения Управляемый делитель частоты с дробным коэффициентом деления, содержащий первый сумматор, первый вход которого соединен с первой кодовой шиной, выход суммы - с информационным входом первого регистра хранения, выход которого и тактовый вход соединены соответственно с выходом и с тактовым входом второго регистра хранения, вход разрешения чтения которого соединен через инвертор со входом разрешения-чтения первого регистра хранения

и непосредственно с первым входом элемента И, выход которого соединен с выходной шиной, входную шину и второй сумматор, первый вход и выход суммы которого соединены соответственно со второй

кодовой шиной и с информационным входом второго регистра хранения, отличающийся тем, что, с целью расширения диапазона входных частот в сторону их повышения при одновременном упрощении, в

него введен триггер и элемент задержки, выход которого соединен со вторым входом элемента И, первый вход которого соединен с выходом триггера, информационный вход которого соединен с выходом переноса второго сумматора, второй вход которого соединен с выходом первого сумматора, второй вход которого соединен с выходом первого регистра хранения, тактовый вход которого соединен со входов элемента задержки, с тактовым входом триггера и со входной шиной.

Изобретение относится к импульсной технике и может быть использовано при контроле положений движущихся объектов, в системах управления перемещением объектов. Цель изобретения - расширение диапазона входных частот в сторону их повышения при одновременном упрощении - достигается введением триггера 9 и элемента 8 задержки. Делитель также содержит первый и второй сумматоры 1 и 2, первую и вторую кодовые шины 3 и 4, первый и второй регистры 5 и 6 хранения, входную шину 7, инвертор 10, элемент И 11 1 ил

гаых

Z

ах