Устройство для управления диодными дешифраторами адреса Советский патент 1992 года по МПК G11C8/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в полупроводниковых запоминающих устройствах.

Цель изобретения - повышение надеж- ности в работе диодных дешифраторов адреса.

На чертеже приведена схема устройства управления диодными дешифраторами адреса.

Устройство управления диодными дешифраторами адреса содержит п групп (разрядов) 1 (п 1, 2,,..), первый 2 и второй 3 транзисторы связи, первый А и второй 5 диоды, резисторы G и 7. пятый диод 8. рези- стор 9, шину 10 питания, нулевую шину 11, третий 12 и четвертый 13 диоды, источник 14 тока второго типа, конденсаторы 15 и 16, первый 17 и второй 18 переключающие транзисторы, источник 19 тока первого ти- па, инверсные 20 и прямые 21 выходы, элемент НЕ 22, адресные входы 23.

Устройство для управления диодными дешифраторами адреса работает следующим образом.

В исходном состоянии ток источника 14 тока второго типа замыкается через диоды 4 и 5 в базы транзисторов 2 и 3 и резисторы 6 и 7, что обеспечивает появление рабочего тока в цепях коллекторов транзисторов 2 и 3, необходимого /ля формирования требуемых выходных потенциалов диодного дешифратора адреса. При изменении кода адреса по одному из разрядов адресного слова по сходу 23 одного из элементов НЕ 2 происходит быстрое изменение потенциалов на выходах элемента НЕ 22 и ственно на эмиттерах транзистора 17 и 18, Считаем, что на эмиттерах транзисторов 17 происходит быстрое повышение потенции- ла, а на эмиттеоах транзисторов 18 - понижение, где разряд паразитных емкостей и рабочего конденсатора 15 осуществляется током источника 19 тока первого типа. Повышение потенциала в цепи эмиттеров транзистора 17 приводит к тому, что, во- первых, повышается потенциал на инверсном выходе устройства 20, ао-вторых, появляется емкостной ток рабочего конденсатора 15:

1г-Г dJc c d t

где С - величина емкости рабочего конденсатора;

Uc напряжение, прикладываемое к конденсатору.

Этот ток, проходя через диод 12, перезаряжая паразитные емкости узла соедине ния анодов диодов 4 и 5 и катодов диодоч

12 и 13, замыкается в аноды диодов 4 и 5 с дальнейшим разветвлением в базы транзисторов 2 и 3 и резисторы 6 и 7. Базовый ток усиливается в /J-раз, где /3 - коэффициент усиления базового тока транзистора, включенного по схеме с общим эмиттером. Это обеспечивает протекание в цепях коллекторов 2 и 3 дополнительного тока, который, суммируясь с рабочим током устройства, обеспечивает быстрый перезаряд паразитных емкостей, подведенных к выходу устройства 21, и кроме этого обеспечивает компенсацию постоянного (рабочего) тока, который отводится от дешифратора адреса по фронту импульса изменения кода адреса. Величину дополнительного тока транзисторов при решении дифференциального уравнения относительно изменения потенциала на базе транзистора можно представить в виде

Ci U0 R R6

( R6 + R )

t г х (е - е

- t

R6R

12 ) R6 R

:,(D

) &

где Ci - величина емкости рабочего конденсатора;

С2 - величина суммарной паразитной емкости, приведенной к базам одноэмит- терных транзисторов;

Uo - амплитуда управляющего импу/ь- са;

R - величина сопротивления резистора;

R6- величина сопротивления базы транзистора;

т- постоянная времени источника сигнала (определяет скорость изменения потенциала на выходах адресных инверторов);

t- время.

Как видно из вышеприведенного соотношения, подбирая величины рабочего конденсатора, резистора постоянной времени источника сигнала при определенных электрофизических параметрах транзисторов и ./.ежсоединечий можно получить требуемый ток для достижения поставленной цели.

Формула изобрете.ния Устройство для управления диодными дешифраторами адреса, содержащее первый и второй транзисторы связи, первый и второй конденсаторы, псовый и второй резисторы, элемент НЕ, первые выводы первого и второго резисторов соединены соответственно с базами первого и второго транзисторов связи, эмиттеры которых объединены и соединены с шиной нулевого потенциала, вторые выводы первого и второго резисторов объединены, отличающеес я тем, что, с целью повышения надежности устройства, в него введены первый и второй переключающие транзисторы, первый и второй источники тока первого типа, источник тока второго типа, пять диодов, третий резистор, катоды первого и второго диодов соединены соответственно с базами первого и второго транзисторов связи и первыми выводами первого и второго резисторов, аноды первого и второго диодов обьедине- ны и соединены с катодами третьего и четвертого диодов и с первым выводом источника тска второго типа, второй вывод которого соединен с шиной питания, вторые выводы первого и второго резисторов сое- динены с анодом пятого диода и первым выводом третьего резистора, второй вывод соединен с шиной питания, катод пятого диода соединен с шиной нулевого потенциала, аноды третьего и четвертого диодов -

соответственно с первыми выводами первого и второго конденсаторов, вторые выводы которых соединены с первыми эмиттерами первого и второго переключающих транзисторов и первыми выводами первого и второго источников тока первого типа, вторые выводы которых соединены с шиной нулевого потенциала, вторые эмиттеры первого и второго переключающих транзисторов соединены с коллекторами второго и первого транзисторов связи соответственно и являются инверсным и прямым выходами устройства, базы первого и второго переключающих транзисторов соединены соответственно с инверсным и прямым выходами элемента НЕ, коллекторы первого и второго переключающих транзисторов объединены и соединены с шиной питания, вход элемента НЕ является адресным входом устройства.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в полупроводниковых запоминающих устройствах. Цель изобретения - повышение надежности работы диодных дешифраторов адреса. Устройство содержит п групп (разрядов) 1 (п 1. 2,...), транзи сторы 2 и 3, диоды 4 и 5, резисторы 6 и 7, диод 8, резистор 9, шину 10 питания нуле- вую шину 11, диоды 12 и 13, источники 14 и 19 тока, конденсаторы 15 и 16, транзисторы 17 и 18, инверсные 20 и прямые 21 выходы, элементы НЕ 22, адресные входы 23. В устройстве исключаются броски потенциалов на невыбранных выходах дешифратора адреса по фронту импульса изменения кода адреса. 1 ил. 1- ел с VJ о ел 00 о ю