Оперативное запоминающее устройство Советский патент 1992 года по МПК G11C11/00 

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств.

Целью изобретения является повышение быстродействия устройства.

Устройстве содержит (фиг. 1) адресный регистр 1, разделенный на старшую 2 и младшую 3 части, адресный вход устройства 4, информационные входы 5 устройств, группу коммутаторов 6 входных данных, регистр 7 входных данных, группу коммутаторов 8 выходных данных, регистр 8 выходных данных, группу накопителей 10. преобразователь . старших разрядов адреса 11, преобрх звател кода младших разрядов «чдросз , {тюк коммутгторсо адреса 13, упррнлсснци : г-;п,г. пс-гобрззогдтеля старших р, -.-.ря;( - , ;;г;;;имл устроит га, информационнее 1,. 15 УСТрОЙСТП.Ч, ВХОД 1G

записи одресз угпрой-тпа, вход 17 упрлвлен/.я вводом информации устройства, в;:од 18 управления записью устройства, вход 19 управления выводом информации устройства,

Преобразователь старших разрядов 11 (фиг. 2) содержит первую 20 и вторую 21 группу блоков элементов И. группу 22 блоков элементов МОНТАЖНОЕ ИЛИ, группу 23 сумматоров.

Преобразователь младших разрядов адреса 12 (фиг. 3) содержит сумматоры 24 и 25.

Блок коммутаторов 13 (фиг. 4) содержит коммутатор 2G.

Устройово работает следующем образом.

Адрес, поступающий нз вход 4 устройства, з. июминаотсл Б адресном регистре 1. Младшая часть 3 регистра адреса определяет номер накопителя 10, о cmpiu..n чг.сть - номер ячейки в выбранном накопителе 10.

о

O l

Младшяя часть лдрера содзр);.иг : РЧГЗРЧДОР, а г.т.-рша.ч - 2 К ргзрп..-.С -. Длл обеспечения одновргм-::1 виоорки элементов массипа в рпзлччных последовательностях с форматом доступа N примпияетс:: преобразование годя старшей 2 и младшей 3 частей адресного регистра 1.

ПреобрЛЗСЗГНик: ЛДрССГ; ПрОИ З ЮДИТСЯ КОК

при записи, так и при чтении. Преобразователь стерших разрядов s. -iptca 11 а заг.псп- мости от значения сигналов на управляющих сходах 14 режима устройства выдает на СООТЙШСТГ;У:ОЩИО сходы блока коммутаторов адреса 13 преобразованные коды старшей части 2 адресного регистра 1. В табл. I представлены режимы работы устройства . зависимости от кода сигналов на входах 14

В преобразователях кода младших разрядов адреса 12 разрядность сумматоров равна k (k ). Код старшей части 2 адресного регистра 1 делится нз две части по К рззрядоа /одна часть соответствует младшей, а другая - старшей части разрядов кода/. В преобразователе 12 код с выхода млэди-зй части 3 адресного регистра 1 суммируется с суммой двух частой старшей части 2 адресного регистра 1.

В зависимости от значения преобразованного кода младшей части адреса осуще- ствллется парораспределение данных и преобразование адресов старшей части 2 адоесксго регистра 1 среди накопителей 10. Кромо ого, при считывании информации под воздействием нрео р Чзо Г Кного кода мл ад i и о; чгсти ;ц;реса производится перераспределение выходных данных с выходом накопителей 10 входами регистра выходных данных

В табл. . показано размещение вскто- ра V, состоящего из G4 элементов в ячейках ОЗУ, котофее состоит из ч ты о ох игкоп гз- поЈ по 13 ячеек а каждом, i lye .й необходимо разместить в ОЗУ четыре квадратные матрицы pas: :ерност,ю i-./Al, а сччтыаа-

КМО np HSIiOAHTb ПО СТПОХЙМ И СТО/ бЦ М.

Тогда на н формлционн е ь::;оды Go, ;;i, 52, 5з от проиеессгра поступит г-охтор-строкп матрг.и.м /V(C), V(1), V(2), V(o}/ и г-о iCZЈ, иудёг Зйписанл в мгкопитг-л -т , , Ч Ох, 1Пз г, ячейку с о/; -с;со /C0r;0/;i. SiiroiVi посту -от .нля а тор-стг.ка трущы /V(s), V(-o), ЦГ), V(7}/ и т.д. и;-;и ;:;; угн;г;,.,;м;о;.;.) одо 1 у.. 01л..: ::з Пу.;ст ;.. /Oj/.. того, к:;: чу/.-. П 30IU lH-. i uJ1 МТГГН;..т.- / ( /), V T ), V -:)....,

V( a.., йа/, c/K . v.. / i--;.; ,-:-,; v-U-.-j. -и ..,..., . TLiO H.--;: i-.j Ol V f -ioo1

V;2}, ViJ}/ :.n,

OciBHO /CO/-. J после подачи гдреса /СОСООЭ/ : ял (::.- п:,-. д л уст.У)-„.- гз и liiop /. O riHiiM i:po : :Cf::po; ;мла сч;;гы- оон.г з нлхотте;;1; 1C, HI ПУХОЛ , 1...;, lot, 15:1, 15з ус: ; йл li;) i:-..icpMi:pv Г.:.-: сс-кгор- строка nopi hi мэтр-. :1 тгыва яд из ОЗУ эекггря-сголбец /.}, , V(3), V(12)/ oi:ai:cHM j по упраг-лн: зщо. -i в ход о равно /01/2, а после подачи адреса /Сг . /2 на адресный пхид - уст. . и С|.,,.:;.., ния процессором сигнала сч .гп- ч :- в на- когштели 10, на . :: ;: будут считаны элементы вектор-стс/л/ л матрицы /V(0), V(;), V(3), V(12)/. Таким образом, устройство лозр.еля.-т .;эп .. квадратную матрицу /4x4/ в ОЗУ и счпт- ш -л:-.-тор- строку, таки всктор-i го-.. .-иккал пропускную способность ОЗУ, что позоолит произ&ести, например, операцию умножения матриц без потерн производительности процессора, связанных с ко.чф/ннаамн, возникающими в накопителях ОЗУ. Число накопителей э ОЗУ зависит от размерности необходимых процессору векторор-с.юран- дов и определяется его структурой.

Таким оСрозо. , за счет использования преобразования адреса устраняются конфликты обращения к ОЗУ при считывании сектор-строки и вектор-столбца, что повышает производительность запоминающего устройства.

Формула изобретения

Оперативное запоминающее устройство, содержснцее адресный регистр, группу ког;тутато|. э .vix дзннмх, регистр входных да; .н,1х, rpyficiy коммутаторов выходных данных, регистр Е.МХОДНЫХ дачных, группу накопителей, прячем информационный вход адресного регистра является адресным входом устройства, в/од упра гения записью адресного регистра является входом записи адреса устройства, зхсди1 регистра оходпмх длншлх нвляютсч

J H:J;G; V.i..i.-4M ВХОДАМИ уС: ,ЗОЙСТВа.. 3

е.т ;з: од vnpji.-.. згпис: :о регистра вход- кых л,. лк/1.;йтсй входом управления зз.:,ч-.;г.1 и;: .|:срма1. ли устройства, каждый РЫ/Г : . pr-riv TijO ; ,0/; Г: : данных соеди и С СООУ-М|1:г ; . -ОЩ :М : .. . i--i.-):;. ИОН HUM ОХ. ,:-М

к-.-.; . -: . ;.. f.., iv т ;ра :.. -л%ни ; ДУН;:нх группу, --i::i:- - :. ;:лм/ть;: OLJ ;;.-г-, -мых ;анных

r;;y.ini.i OOtJ/ i- ilf: i С V:H vvi: ОМ UL, SOHHb : t V1

s;xr::;: . - i coo1 .чу. ищих илкопигслг.г, .v ;,-i:. Op/i -r- ;; r.ivir.i-io нг/.опитолей ;;sj iiiev,:;- : : i /-r;-y .-П о/ гч.и; ззп: ;г.ь;о устрой- с; :--, .: :.:: :. .. А -го .:., :;::/ :. г,:- ссч п-шоп О

r V i / (.. ;:;; ;: .... .: . i.-,,.: 2 ; /i j JobiM :iXO/ ./i-1:- .-..: -i .1. LI K ..-...;: .(.-;.; -i ы:;од i i .:ix v,aм н нх

группы, выходы коммутаторов выходных донных группы соединены с ееотпечетвую- щими ихсг.глли регистра сходных данных, вход упрао.лвния ,-} которого лоляет- ся входов управления выводом информации устройстес;, а выходи являются информационными выходатли устрочстсз, отличающаяся тэм, что, с целью поЕЫшаи /.я быстродействия устройства, в него воеп/гны преоог. аэйЕЗтон r.o/.а младших разрядов адреса, прзоорз.чо&атель кода старших разрядов адреса и Олок коммутаторов адреса, прячем выход старших разрядов эдрч - .iorc регистра соединен с первым информационным входом преобразователя мода младших разрядов адреса исинформ&.-ионным сходом преобразователя кода старших разрядов адреса, первый

и второй управляющие входы режим преобразователя кода старших разрядов адреса являются соответственно первым и вторым управляющими входами устройства,

5 выход младиих разрпдоз а,г,оесного регистра соединен с вторым информационным входом преобразователя кода младших раэ- рядоа адреса, выход преобразователя кода мпадших разрлдоп соединен суправляющи10 ми г.ходсми коммутаторов входных данных, коглмртаторов выходных данных и блока ( ог-кутатсроз адреса, выходы преобразо- потелл кода старших разрядов адреса сое- .ссоотсетствующими

15 информационными входами блока коммутаторов адреса, выходы которого подключены к адресным входам соответствующих накопителей.

Т а б л и ц я 1

Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств. Целью изобретения является повышение производительности запоминающего устройства. Устройство содержит адресный регистр 1, разделенный на старшую 2 и младшую3 части, адресный вхсд устройства 4, информационные входы 5 устройства, группу коммутаторов 6 входных данных, рэ- гистр 7 входных данных/руппу коммутаторов 8 выходных данных, регистр 9 выходных дат мх, группу накопителей 10, преобразователь старших разрядов адреса 11, преобразователь младших разрядов s-дресэ 12, бло.: коммутаторов адреса 13, управляющий вход 14 режима преобразователя старших разрядов устройства, информационные выходы 15 устройств, входы 16 записи адреса устройства, вход 17 управления БЫПОДОМ информации устройства, вход 18 управления записью устройства, вход 19 управления -ыводсм информации устройства. За счет использования преобразования адрэса устраняются конфликты обрйщения х ОЗУ при считывании вектор-строки и вектор- столоца, что повышает производительность запоминающего устройства. 4 ил., 2 табл. ел f VuUCti

20

Таблица 2

МОт....

дл.г-Г

Ц

//У

™J I 11

-it-г

3

j,y

Л7 ff.4

. ----------д ;.™-,,- ;-------: i-,i i i

. -- , -- j

Щ fe Lp U J Cp Й/Ц -.ш т

Д1™3 riL:... ...y..t ..Л

iJ x I -7 I «37 T nt

iI--- / J . ..I . I L-JlL--s

г

3 С

TT

n г

Г 1 L .т

. 11

.7

3

j,y

Л7 ff.4)

I i i

pj -- j

TT

n г

1 L

11

.7

/VJyr./J

or

6Л.Ц.

. i .

./.-..,

Pus.3

v л г

...

( ,з;,

« „

ff Л,1 (,,