Устройство для цикловой синхронизации Советский патент 1992 года по МПК H04L7/08 

§

(Л

Изобретение относится к технике электрической связи, в частности к устройствам для цикловой синхронизации, и может быть использовано в цифровых системах передачи с различными передающими средствами. Цель - повышение точности цикловой синхронизации. Устройство для цикловой синхронизации содержит первый регистр I, первый элемент И-НЕ 2, первый элемент ИЛИ-НЕ 3, второй элемент И НЕ 4, второй регистр 5, второй, третий и четвертый элементы ИЛИ-НЕ 6-8, третий элемент И-НЕ 9, первый триггер 10. четвертый элемент И-НЕ II. второй, третий и четвертый триггеры 12-14, сумматор 15 по модулю два. Устройство обеспечивает оптимальное среднее время восстановления цикловою синхронизма и стабильную работу в диапазоне изменения неличины тактовой частоты. 1 ил.

/ЙР

J

о

С5

о

со

Изобретение относится к технике электрической связи, в частности к устройствам для цикловой синхронизации, и может быть использовано в цифровых системах передачи с ра житными передающими средствами.

Цель изобретения - повышение точности цикловой синхронизации.

На чертеже представлена структурная электрическая схема предложенного устройства.

Устройство содержит первый регистр 1, первый элемент И-НЕ 2, первый элемент ИЛИ-НЕ 3, второй элемент И-НЕ 4, второй регистр 5, второй, третий и четвертый элементы ИЛИ-НЕ 6 - 8, третий элемент И- MI. . первый триггер 10, четвертый эле- у.еы It- НЕ 11, второй, третий и четвертый i iiii-n ., I 2 1-1, .сумма тор 1 Г) по модулю два.

NY роиство для цикловой синхронизации рлоо; . пт следующим образом.

первый регистр 1 постоянно произ- сч последовательная запись информа;; ;-. |,н-:т оными импульсами. При записи в первый регистр I циклового синхросигнала K,i.i;i на выходе первого элемента Н-НГ. 2 формируется импульс с уровнем

.(). который поступает на первый вход строго элемента ИЛИ-НЕ 6, на второй, тре- i nil к чешертый входы второго элемента И,Ч МП , t i одновременно поступают им- п.п,сы с уровнем «О с вы ход о, шестого и ip.M.CiO pa (рядов первого регистра 1. В ре .;.i ,,,i1 e совпадения импульсов с уров- ii -и П.. на входах второго э.те.меита i I. 11 11: . ча его выходе формируется ::ми :,.. хронмсм -Н, который поступает i.: ,: i , |-1рм.-;цпочпый вход первого триггера И :.,-:i:.ii ь И||формации в первый триггер

i l.j.i :,i :;о lil ICH 1ЛКТОВЫМ ИМПУЛЬСОМ С ВХО. , 4ioiu,; ..1мп льсов устройства. В режн

.. пикового синхронизма с принимасм1 1 1 i рорм,р1поппым сигналом при записи

. .

.к pi i.iii peincip 1 цикловою синхросигнал.

. : сигнала правления присутспп i мраг.. r/ihнкий сигнал с уровнем (), ко :рый чодгнтся на ixo;i установки в «1 ;. трипч|)а И) и второй вход сумма- :o;j,i 1 . по модчлю два. Г1ри этом разре- п.|г|ся запись cm нала в первый триггер Id с информационного входа, а на выходе (.Л мматора 1 Г но модулю два формируется импульс с уровнем «О. С инверсного вычо ш первого тригге)а 10 импульс с уровнем () noiacicH на первый вход первого I,:CMCHT:I 11/111 НИ 3. Одновременно на второй вход перво-го элемента И.МИ-НЕ 3 1юступае нмп.:1ьс с уровнем «О с выхода ..уммаюра 15 по модулю два. Таким обра- . импульсы с уровнем «О, совпадаю. и втором входах перво- та ИЛИ-НЕ: 3. формируются п;.ц (аппси в первый регистр I циклово- lo cniixpocin-нала вида 0011011. На третий вхо i первого элемента ИЛИ-НЕ в режиме ппк о|;ого синхпопизма подается сигнал с

5

0

5

0

0

,г,

0

5 0

)

уровнем «О с выхода четвертого элемента ИЛИ-НЕ 8. В результате совпадения на входах первого эле мет а ИЛИ-НЕ Л сигналов с уровнем «О на его выходе формируется импульс с уровнем «1, который является откликом на цикловой синхросигнал вида 0011011, записанный в первый регистр 1.

Импульс с выхода первого элемента .ИЛИ-НЕ 3 поступает на информационный вход второго триггера 12 и на второй вход третьего элемента ИЛИ-НЕ 7. На первый вход третьего элемента ИЛИ-НЕ 7 подается управляющий сигнал с входа сигнала ожидания синхросигнала. На третий вход третьего элемента ИЛИ-НЕ 7 с входа сигнала управления подается импульс с уровнем «О, частота, длительность и временное положение которого совпадают с откликом на цикловой синхросигнал. На четвертый вход третьего элемента ИЛИ-НЕ 7 в режиме циклового синхронизма поступает сигнал с уровнем «1 с прямого выхода четвертого триггера 14.. При этом на выходе третьего элемента ИЛИ-НЕ 7 формируется фазирующий сигнал с уровнем «О, который подается на выход установки начальной фазы устройства. В режиме циклового синхронизма фазирующий сигнал с уровнем -ЛЬ не влияет на фазу работы генераторного оборудования, в котором формируются управляющий сигнал на входе сигнала управления и позиция циклового синхросигнала на входе сигнала ожидания синхросигнала.

В следующем цикле на месте первого разряда циклового синхросигнала переда ется , которая с выхода восьмого раз ряда первою регистра 1 поступает на пер вый вход сумматора 15 по модулю В этом цикле управляющий сигнал на де сжпада управления имеет уронекь 1 . .апиракнцеп запись в первый трмгер 10 сигнала с информационного зхода На инверсном выходе мерного триггера JO сохраняется сигнал с уровнем «О. На выходе сумматора 15 по два при наличии па его первом входе импульса пе| вого разряда с уровнем «1, а на втором вх ie управляющего сигнала также с уровнем «1 формируется импульс с уровнем «СЬ Таким образом, на входах первого элемента ИЛИ-НЕ 3 на интервале первого разряда циклового синхросигнала происходит совпадение «О, в результате чего на его выходе формируется импульс с уровнем «I, который записывается во второй триггер 12 положительным перепадом импульса позиции синхросигнала. На прямом выходе второго триггера 12 устанавливается сигнал с уровнем «1, который подается на информационный вход второго регистра 5. В режиме циклового синхронизма на выходах первого, второго и четвертого разрядов второго регистра 5 устанавливаются сигналы с уровнем «1. (, выходов первого и второго

разрядов второго perистра о cm налы ло- сгупают на входы третьего элемента И Hi: ), на выходе которого yci приливается (Ь, поступающий HI второй вход четвертого элемента И-НЕ II. В результате незаннси- мо от уровня сигна.ча на втором входе четвертого логическом) элемента М-HI: 1 на его выходе устанавливается .;, когорт1 записывается в четвертый триггер 14 На инверсном выходе четвертого триггера 4 устанавливается «О, поступающий ни пыход сигнала наличии цикловой синхронизации. Логические «1 с выходов второю и четвертого разрядов второго регистра 5 поступают соответственно на третий и первый входы четвертого элемента ИЛИ-НЕ 8, на выходе которого устанавливается -А), который подается на вход установки в «О

ачвертого гршгера 14 и на грегнй аход первого элемента ИЛИ-Hi: 3. Логичежая Л с прямого выхода четвертого триггера 14 подается на четвертый ьы: од третье о элемента ИЛ И-НЕ 7.

Четвертый триггер 14 находится в HIKOM состоянии до тех пор, гюка i:e знфиксн- руется отсутствие итклика t1 -. цик.|оьой снл- хросигнал в семи подряд циклах перед,i ni

При отсутствии отклика на выходе первого элемента ИЛИ-HF. . i во второй григ- гер 2 записывается «О. На инве)сном выходе второго триггера 12 устанавлнвочт- ся , которая подается на первый вход второго элемента И-НЕ 4. На втором R.XO- .с второго элемента И НЕ 4 присутствч i I с инверсном; выхода гретыто ;риг ч I о В реильтап- совпадения «i на ., ,.их ч горой, элемента И-НЕ 4 на его вы- Miiia в.пшас i см . Kori)i.ii: чодает- i-i -;г.1,-))й вчо1 шмвертого элемента i, i U: л

и lechHH ., v.- прямого выхода второ- i ipnnepa 12 при отсеки нни отклика на сннхросн нал в i .с.тедч ющих п:ести циклах (аписывается MJ второй pi rniTf) 5. И рсмультате на выходе третье о элемента H-HF-. 9 устанавливается « h, а на трети м и первом входах четвертого элемента ИЛИ- НН f - «О. В результате нмп .льс позиции синхросигнала в инверсном вн:;. рор- Mnpvyii H на выходе чети :гго , н.темеьта ИЛИ-НЕ Ч. Это привоти1 к переключению четверто|ч тригге а 14. На червом R.o;ie четверюго элемента И-HF l ci JH.;влина- Ci H ., а на Ч . тнер гом вчоле этемента И. 1И-НЕ 7 (), KOI ini.ih ; а :ро- inaei прох 1;кдение иннергип- ч анном) импульса позиции спи ч;юсш на.та на ею .т.. (ч:кая 1 вых ) ПкмЬ /п га ИЛИ-Hf: 7 по положительному перспя- д так -гопг)1 о пмпутьса описывается FI третий триггер 1.4, на i;;i; epcHOM нглхол юрого устан.- рливается «О, который сод:;ет- ся па второй вход второго элемента И НЕ 4. В результате на выходе второго ..темеп

0

та И-НЕ 4 уст л)лвливается «,. которая п(;дается на второй вход четвертого элемента ИЛИ-НЕ. 8. при этом на его выходе устанавливается «О, который подается на яход установки в s.O четвертого трипера 14 и на третий вход первого элемента ИЛИ-НЕ ;}.

Таким образом. а выходе сигнала наличия цикловой синхронизации устанавливается . фиксирующая отсутствие циклового синхронизма с принимаемым информационным сигналом, а на выходе установ- к начальной фазы устанавливается «1, которая останавливает работу генераторного оборудования в фазе, при которой на входе сигнала управления и входе сигнала чжидання синхросигнала удерживается «О цо появления отклика на цикловой снн.хро- ..рнал ви.;а 0011011 на выходе первого элемента ИЛИ-НЕ 3 В этом случае на выходе третьего элемента ИЛИ-НЕ и на выходе установки начальной фазы устанавливается -;iri ;. который разрешает работу генераторного оо ф удован.ия, и на входе сигнала управления формируется положительный пере- па.i. который записывает импульс отклика но Biopori триггер 12. Ближайшим положительным перепадом тактового импульса «О с выхода третьего элемента ИЛИ НЕ 7 записывается в третий триггер ,Ч. Логический «СЬ с инверсного выхода второго триггера 12 инвертируется вторым элементом И-НЕ 4 и .чаплрает четвертый элемент ИЛИ-НЕ 8, на выходе которого устанавливается &0.

0

При наличии отклика на цикловой син- хроспгнял в двух последующих циклах происходит последовательная запись ;Л на выходы керво, и второго разрядов 5, в кч ль:а1с чс и на выходе третьего элемента П-ПЕ 9 устанавливается «О, что при водит ; установлению «1 на выходе чет- 0 вер г ого элемента И-НЕ II, которая переписывается is четвертый триггер 1 1 ближайшим положительным перепадом управляющего cm нала с входа сигнала ожидания синхросигнала. Переключение четвертого тригге- ра 14 означает переход работы устройст- J ва в режим циклового синхронизма с принимаемым информационным сигналом.

Форму.а изобретения

0 Устройство для цикловой синхронизации, содержащее первый регистр, синхронизирующий и информационный входы которого являются соответственно входом тактовых ИМПУЛЬС.,, и информационным входе м устройства, л также второй регистр, первым

5 и второй элементы И-НЕ и первый элемент И-НЕ, при этом вы.хо;ы первого и второго разрядов первого регистра подключены соответственно к первом) .: второму входам первого элемента П HI ,

отличающееся тем, что. с целью повышения точности циклового синхронизма, введены первый, второй, третий и четвертый триггеры, третий и четвертый элементы И-НЕ, второй, третий и четвертый элементы ИЛИ- НЕ и сумматор по модулю два, при этом инверсный выход первого элемента И-НЕ подключен к первому входу второго элемента И Л И-НЕ, к второму входу которого подключен выход третьего разряда первого регистра, выходы четвертого, пятого и шестого разрядов которого подключены соответственно к третьему и четвертому входам первого элемента И-НЕ и третьему входу второго элемента ИЛ И-НЕ, инверсный выход которого подключен к информационному входу первого триггера, синхронизирующий вход которого соединен с синхронизирующими входами третьего триггера и первого регистра, вход установки в «О которого и вход установки в «О первого триггера являются входом установки уровня «О устройства, а выход восьмого разряда первого регистра подключен к первому входу сумматора по модулю два, второй вход которого соединен с входом установки в «I первого триггера и синхронизирующим входом четвертого триггера и является входом сигнала управления устройства, вход сигнала ожидания синхросигнала которого соединен с первым входом третьего элемента ИЛ И-НЕ и синхронизирующими входами второго триггера и второго регистра, вход установки в «О которого соединен с входом установки уровня «О устройства, причем инверсный выход первого триггера4 и выход сумматора но модулю два подключены соответственно к первому и второму входам первого элемента ИЛИ-НЕ. инверсный выход которого подключен к второму входу третьего элемента ИЛИ-НЕ и информационному входу второго триггера, вход установки в «О и вход установки в «1 которого соединены с

0

5

0

5

0

входом установки уровня «О устройства, а прямой и инверсный выходы второго триггера подключены соответственно к информационному входу второго регистра и первому входу второго элемента И-НЕ, к второму входу которого подключен инверсный выход третьего триггера, вход установки в «О и вход установки в «I которого соединены с входом установки уровня «О устройства, вход сигнала управления которого соединен с третьим входом, третьего элемента ИЛИ-НЕ, к четвертому входу которого подключен прямой выход четвертого триггера, а инверсный выход третьего элемента ИЛИ-НЕ подключен к информационному входу третьего триггера и является выходом установки начальной фазы, при этом выходы перввго и второго разрядов второго регистра подключены к первому и второму входам третьего элемента Й-НЕ, а выход четвертого разряда второго регистра и инверсный выход второго элемента И-НЕ подключены соответственно к первому и второму входам четвертого элемента ИЛИ-НЕ, третий и четвертый входы которого соединены соответственно с выходом второго разряда второго регистра и входом сигнала ожидания синхросигнала, а инверсный выход четвертого элемента ИЛИ-НЕ подключен к третьему входу первого элемента ИЛИ-НЕ и входу установки в «О четвертого триггера, к информационному входу которого подключен инверсный выход четвертого элемента И-НЕ,Х к первому и вто ром; входам которого подключены соответственно инверсный выход четвертого триггера и инверсный выход третьего элемента И-НЕ, причем вход установки в «1 четвертого триггера соединен с входом установки уровни «О устройства, выходом сигнала наличия циклового синхронизма которого является инверсный выход четвертого триггера.