Таймер Советский патент 1992 года по МПК G06F1/08 

ся ячейки с 0-й до тех пор, пока в одном из дополнительных разрядов блока 1 на встретится единица, после чего будет просмотрена (К+2)-я ячейка и т.д.

Если при просмотре ячеек сегмента, хранящего миллисекундные и секундные интервалы, в дополнительном разряде блока 1 встретится единица, то в результате откроется элемент И 20. Сигналом, задержанным элементом 17 задержки, через от- крытый элемент И 20 в счетчике 13 будет сформирован адрес первой (К+1)-й ячейки данного сегмента.

Этим же сигналом с выхода элемента 20 через элемент ИЛИ 21 триггер 14 будет ус- тановлен в единичное состояние.

В дальнейшем работа таймера повторяется.

При окончании отсчета некоторого временного интервала на выходе 8 таймера по- является сигнал пееполнения счетчика 3, а на группе 6 выходов - адрес окончившегося интервала.

Формула изобретения

Таймер, содержащий мультиплексор, счетчик, два блока памяти и блок управления, причем группа информационных входов мультиплексора является группой информационных входов таймера, группа выходов первого блока памяти соединена с группой управляющих входов мультиплексора, выход которого соединен со счетным входом счетчика, выход переполнения которого является выходом окончания отсчета временного интервала таймера, группа выходов второго блока памяти соединена с группой информационных входов счетчика, группа разрядных выходов которого соединена с группой информационных входов второго блока памяти, блок управления содержит два счетчика, задающий генератор, три элемента задержки, первый элемент И, первый элемент запрета, селектор, триггер, выход задающего генератора соединен с

входами первого и второго элементов задержки и с входами разрешения чтения первого и второго блоков памяти, выход второго элемента задержки соединен с входом разрешения записи счетчика таймера, выход первого элемента, задержки соединен с первым входом первого элемента И и первым прямым входом первого элемента запрета, прямой выход триггера соединен с вторым входом первого элемента И и управляющим входом селектора, группа выходов которого соединена с группами адресных входов первого и второго блоков памяти и является группой выходов временного интервала таймера, группа выходов первого и второго счетчиков соединена с группами информационных входов селектора, выход первого элемента запрета соединен со счетным входом второго счетчика, выход третьего элемента задержки соединен с входом записи второго блока памяти, отличающийся тем. что, с .целью повышения точности отсчета временного интервала, в блок управления введены второй элемент И, второй элемент запрета и элемент ИЛИ, причем выход первого элемента задержки соединен с первым входом второго элемента И и первым прямым входом второго элемента запрета, второй прямой вход которого и второй вход второго элемента И соединены с инверсным выходом триггера, дополнительный выход первого блока памяти соединен с третьими входами первого и второго элементов И и инверсными входами первого и второго элементов запрета, выходы второго элемента И и второго элемента запрета соединены с входами элемента ИЛИ, выходы второго элемента запрета и второго элемента И соединены соответственно со счетным входом и входом сброса первого счетчика, выход элемента ИЛИ соединен с единичным входом триггера, нулевой вход которого и вход сброса второго счетчика соединены с выходом первого элемента И.