Генератор псевдослучайной последовательности импульсов Советский патент 1992 года по МПК G06F7/58 

Изобретение относится к вычислительной технике и может быть использовано в радиотехнических системах, в системах автоматического контроля и управления и контрольно-измерительной аппаратуре.

Цель изобретения - повышение быстродействия и помехоустойчивости генератора псевдослучайной последовательности.

На фиг. приведена блок-схема генератора; на фиг.2 - схема блока управления .

Генератор содержит регистры 1-3 сдвига, первую , вторую 5, третью 6 группу повторителей с тремя состояниями на выходах, блок 7 управления, первый мажоритарный элемент 8, первый 9, второй 10, и третий 11 сумматоры по модулю два, второй мажоритарный элемент 12, задатчик 13 начального кода, реверсивный счетчик 1А, четвертую группу 15 повторителей с тремя состояниями на выходах, тактовый вход 16 генератора, вход 17 начальной установки генератора, элемент ЗАПРЕТ 18, выход 19 генератора.

Блок 7 управления содержит элементы ИЛИ-НЕ 20-22, схемы 23-25 сравнения , элемент 26 постоянной памяти, первый 27, второй 28, третий 29 и четвертый 30 элементы ИЛИ, триггеры 31-3, первый 35, второй 36, третий 37 и четвертый 38 элементы задержки, пятый элемент ИЛИ 39, элемент И kna

Задатчик 13 начального кода представляет собой две группы переключателей: первая - для Формирования

00 01

оо

4

о

двоичной кодовой комбинации, соответствующей числу N 2h-1, а вторая для формирования кода начального состояния регистров 1-3 сдвига. Количество переключателей в группах определяется числом разрядов используемых регистров сдвига,

k-e и n-е разрядные выходы каждого из регистров 1-3 сдвига соединены с входами соответствующих сумматоров 9-11 по модулю два, причем число k выбирается из условия получения псевдослучайной последовательности максимальной длины.

В табл„1 приведены для ряда п соответствующие k.

Генератор работает следующим образом,,

Перед началом работы задатчик 13 начального кода формирует код начального состояния регистров 1-3 сдвига, а также двоичную кодовую комбинацию, соответствующую числу N 2 - 1 (где N - число тактов псевдослучайной последовательности максимальной длины; п - число разрядов каждого из регистров 1-3 сдвига). Затем с входа 17 начальной установки генератора на второй одиночный вход блока 7 управления подается сигнал начальной установки, в результате на четвертом выходе блока 7 плявляется сигнал логической 1, по которому осуществляется запись N 2п-1 в реверсивный счетчик 14, а также отключение состояния высокого импеданса на выходах четвертой группы 15 повторителей. Сигналы логического О появляющиеся с пятого, шестого.и седьмого выходов блока 7 (исходное состояние - уровни логической 1) устанавливают соответственно первую 4, вторую 5 и третью 6 группы повторителей в состояние высокого

5

импеданса на их выходах. Таким образом, на общей информационной шине имеет место только код начального состояния регистров 1-3 сдвига с выхода четвертой группы 15 повторителей,,

Через время задержки t31 (t3i определяется быстродействием групп повторителей) на первом, втором и третьем выходах блока 7 появляются сигналы логической 1, обеспечивающие запись кода начального состояния во все регистры 1-3 сдвига С этого момента генератор готов к формированию псевдослучайной последовательности„

Тактовые импульсы, поступая на вход 16 генератора, подаются на вход (-1) обратного счета реверсивного

0 двоичного счетчика 14, работающего в режиме вычитания от числа до П, а также поступают на тактовые входы регистров 1-3 сдвига, что обеспечивает изменение состояния разряJ дов этих регистров. Кроме того, тактовые импульсы, поступают на первый одиночный вход блока 7 управления. На входы второго мажоритарного элемента 12, необходимого для исключения ошибки при организации обратной связи, с выходов первого 9, второго 10 и третьего 11 сумматоров по модулю два поступают сигналы, представляющие собой сумму по модулю два k-x и n-х разрядов соответствующих

5 регистров 1-3 сдвига. На выходе мажоритарного элемента 12 формируется сигнал обратной связи, поступающий на последовательные информационные входы регистров 1-3 сдвига, обеспечивающий генерацию псевдослучайной последовательности максимальной длины М 2п-1„

Псевдослучайная последовательность импульсов снимается с выхода 19 гене-

5 ратора, являющегося выходом элемента 18, открытого благодаря действию на его входе сигнала с восьмого выхода блока 7 и подключенного другим входом к выходу мажоритарного элемента

0 8 реализующего логическую операцию

0

0

x

и

X

,, х;2

1г

);

х;)

i%

х;

x-tV (; x;t

где х;,х,-г

и xi2( - сигналы, поступающие

с i-x разрядов первого 1, второго 2 и третье

го 3 регистров сдвига соответственно.

Первый мажоритарный элемент 8 необходим для исключения ошибок при считывании элементов псевдослучайной последовательности.

С приходом на вход обратного счета (-1) реверсивного счетчика И последнего ()-го тактового импульса для данной псевдослучайной последовательности максимальной длины на выходе обратного переноса ( 0 этого счетчика появляется сигнал, поступающий на третий одиночный вход блока 7 управления и обеспечивающий запись числа N - 2п-1 в счетчик , а также запись кода начального состояния во все регистры 1-3 сдвига, аналогично указанному для установки генератора в исходное состояние с,

При выработке псевдослучайной последовательности импульсов, содержимое регистров 1-3 сдвига в любой момент времени перед поступлением на их тактовые входы очередного тактового импульса должно совпадать. Содержимое регистров 1-3 анализируется в блоке 7. В случае, если регистры 1-3 содержат одну и ту же информацию, отличную от нулевой, то на первом, втором, третьем, четвертом, восьмом выходах блока управления присутствуют сигналы логического О, а на остальных выходах - логической 1,,

Если из-за воздействия помехи содержимое регистры 1 стало отличным от содержимого регистров 2 и 3, то на пятом выходе блока 7 появляется сигнал логического О, устанавливающий группу повторителей k в состояние высокого импеданса на выходах. На общей информационной шине имеет место один и тот же код состояния регистров 2 и 3, который записывается в регистр 1 сигналом логической 1 с первого выхода блока 7, появляющимся через время задержки t31 . На восьмом выходе блока 7 имеет мес- то сигнал логической 1, блокирующий выход 19 генератора в течение времени коррекции. Исходное состояни на выходах блока 7 устанавливается через время задержки t 2, необходимое для осуществления коррекции.

При отличии содержимого в регистре 2 от содержимого регистров 1 и 3 сигнал логического О, устанавлив

5

0

5

0

ющий группу 5 повторителей в состояние высокого импеданса на выходах, появляется на шестом выходе блока 7, а сигнал логической 1 с ВТОРОГО выхода блока 7. появляющийся через время задержки t91 , обеспечивает запись в регистр 2 сдвига код состояния регистров 1 и 3, имеющий место Q на общей информационной шине.

Аналогично при искажении информации в регистре 3 сигналом с седьмого выхода блока 7 группа 6 повторителей устанавливается в состояние высокого импеданса и происходит запись с общей шины содержимого регистров 1 и 2 в регистр 3 сдвига по сигналу с третьего выхода блока 7

При обнулении любого регистра 1-3 сдвига на соответствующем ему пятомf шестом или седьмом выходе блока 7 появляется сигнал логического О, устанавливающий соответствующую обнуленному регистру группу А-6 повторителей в состояние высокого импеданса, а через время задержки t3 с соответствующего первого, второго либо третьего выхода блока 7 появляется сигнал логической 1, записывающий в обнуленный регистр информацию с необнуленного (исправного) регистра сдвига.

Если из-за воздействия помехи произошло одновременное обнуление во всех трех регистрах 1-3 сдвига либо состояние каждого регистра стало отличным от состояния двух других, то на первом, втором, третьем, четвертом и восьмом выходах блока 7 управления появляются сигналы логической 1, а на остальных выходах - логического О. Происходит запись в счетчик Ik числа N 2л-1 и запись в регистры 1-3 сдвига кода начального состояния, аналогичного случаю начальной установки генератора. Точно такие же операции имеют место и в момент окончания периода генерируемой псевдослучайной последовательности.

Указанные режимы коррекции тех или иных сбоев обеспечиваются блоком 7 управления, работающим следующим образом.

В исходном состоянии триггеры 31 ЗА находятся в нулевом состоянии. Если из-за воздействия помехи происходит обнуление любого регистра 1-3 сдвига, то с выходов соответствующих элементов ИЛИ-НЕ 20-22 группы появляются сигналы логической 1 которые,

0

5

0

S

5

проходя через первые входы элементов ИЛИ 27-29, поступают на входы установки в единичное состояние соответствующих триггеров 32-3 и изменяют их состояние. В результате на инверсных выходах триггеров 32-3 появляются сигналы логического О, поступающие на соответствующие пятый, шестой, седьмой выходы блока 7. Сигналы логической 1 с прямых выходов триггеров поступают через соответст- сующие идентичные элементы 36-38 задержки группы на первый, второй, третий выходы блока 7, а также на соответствующие входы пятого элемента ИЛИ 39 и элемента И ЦО, При изменении состояния хотя бы одного из триггеров 32-3 на выходе элемента ИЛИ 39 появляется сигнал логической 1, который, поступая на восьмой выход блока 7, обеспечивает блокирование выхода 19 генератора на время проведения коррекции.

Элементы 36-38 задержки группы необходимы для обеспечения установки корректирующей .информации на общей шине перед записью ее в соответствующие регистры 1-3 сдвиге в процессе коррекции. Тактовые импульсы, поступая на первый одиночный вход блока 7 уппавления, проходя через элемент 35 задержки на входы установки в нулевое состояние триггеров 31- 34, сбрасывают их в исходное состояние . Время задержки t 2элемента 35 должно удовлетворять неравенству

0

S

0

5

логической 1, поступающий через первый вход элемента ИЛИ 27 на вход установки в единичное состояние триггера 32.

В случае искажения информации в регистре 2 сдвига на входах А, Аг, АЈ элемента 26 устанавливается кодовая комбинация 1,0,1, обеспечивая тем самым появление сигнала логической 1 на втором выходе элемента 26, переводящего триггер 33 в единичное состояние.

Комбинация 0,1,1 на входах , А,Аз элемента 26, имеющая место в случае искажения информации в регистре 3, определяет появление сигнала логической 1 с третьего выхода элемента 26, который, проходя через первый вход соответствующего элемента ИЛИ 29, переводит триггер 34 в единичное состояние.

Комбинация 1,1,1 с выходов схем 23-25 сравнения имеет место, если из-за воздействия помехи состояние каждого регистра становится отличным от двух других. При этом на всех выходах элемента 26 появляются сигналы логической 1, переключающие 0 триггеры 32-34 в единичное состояние. Появление на входах элементов 26 комбинаций 1,0,0; 0,1,0 и 0,0,1 исключается логикой работы устройства.

В табл.2 приведена таблица програм- 5 мирования элемента 26 постоянной па- ( мяти.

Изобретение относится к вычислительной технике и может быть использовано в системах автоматического контроля и управления в контрольно-измерительной аппаратуре. Цель изобретения - повышение быстродействия и помехоустойчивости генератора псевдослучайной последовательности. Генератор содержит три регистра, четыре группы повторителей с тремя состояниями на выходах, блок управления, два мажоритарных элемента, три сумматора по модулю два, задатчик начального кода, реверсивный счетчик и элемент ЗАПРЕТ, Цель изобретения достигается за счет соответствующего соединения -перечисленных блоков, обеспечивающего потактный контроль состояний регистров и их коррекцию при появлении сбоев, а также исключение ошибок при организации обратных связей в регистрах сдвига, 2 ил„, 2 табЛа СП

-ти

где

Чвремя, необходимое для проведения коррекции, определяемое быстродействием элементов; Тти- период тактовых импульсов на входе 16 генератора.

Если регистры 1-3 сдвига содержат одну и ту же информацию (исправная работа генератора) с выходов v схем 23-25 сравнения на адресные входы A, Ае, А3 элемента 26 постот янной памяти поступает кодовая комбинация 0,0,0; на выходах элемента 26 присутствует при этом нулевое сое тояние.

i

Если из-за воздействия помехи произошло искажение информации в регистре 1, то на входах А , A/j, A элемента 26 с выходов соответствующих схем 23-25 сравнения поступает кодовая комбинация 1,1,0. В результате на первом выходе элемента 26 постоянной памяти появляется сигнал

Сигналом логической 1Н с выхода первого элемента ИЛИ 30, поступающим на вход установки в единичное состояние триггера 31 и одновременно через третьи входы элементов ИЛИ

группы на одноименные входы триггеров 32-З1 осуществляется установка их в единичное состояние. Сигнал на выходе первого элемента ИЛИ 30 появляется при поступлении на его соответствующие входы сигналов логической 1 с второго или третьего входов блока 7, а также с выхода элемента И при нахождении всех триггеров в единичном состоянии

Формула изобретения

Генератор псевдослучайной последовательности импульсов, содержащий первый мажоритарный элемент, элемент ЗАПРЕТ, первый, второй и третийрегистры сдвига, выходы (i 1,п; п - число разрядов регистра сдвига) разрядов которых соединены с входами первого мажоритарного элемента, вы- 1 ход которого соединен с прямым входом элемента ЗАПРЕТ, выход которого является выходом генератора, о т- личающийся тем, что, с целью повышения быстродействия и помехоустойчивости генератора, в него дополнительно введены первая, вторая третья и четвертая группы повторителей с тремя состояниями на выходах, задатчик начального кода, реверсивный счетчик, первый, второй и третий сумматоры по модулю два, второй мажоритарный элемент и блок управления, содержащий три элемента ИЛИ-НЕ, три схемы сравнения, элемент постоянной памяти, четыре элемента задержки, пять элементов ИЛИ, четыре триггера и элемент И, причем разрядные выходы первого регистра сдвига соединены с входами первого элемента ИЛИ-НЕ и первыми группами входов первой и второй схем сравнения, разрядные выходы второго регистра сдвига соединены с входами второго элемента ИЛИ-НЕ, второй группой входов первой и первой группой входов третьей схемы сравнения, разрядные выходы третьего регистра сдвига соединены с входами третьего элемента ИЛИ-НЕ и вторыми группами входов второй и третьей схем сравнения, выходы Равно первой, второй и третьей схем сравнения соединены с адресными входами элемента постоянной памяти, первый, второй и третий разрядные выходы которого соединены соответственно с первыми входами

358И10

первого, второго и третьего элементов ИЛИ, вторые входы которых соединены соответственно с выходами пер. вого, второго и третьего элементов ИЛИ-НЕ, а третьи входы первого, второго и третьего элементов ИЛИ соединены с выходом четвертого элемента ИЛИ

10

t5

20

25

30

35

40

45

SO

55

и с входом установки в 1П первого триггера, выходы первого, второго и третьего элементов ИЛИ соединены с входами установки в 1 соответственно второго, третьего и четвертого триггеров, входы установки в О которых соединены с выходом первого элемента задержки и с входом установки в О первого триггера, прямой выход второго триггера соединен с входом второго элемента задержки, первым входом пятого элемента ИЛИ и первым входом элемента И, прямой выход третьего триггера соединен с входом третьего элемента задержки, вторым входом пятого элемента ИЛИ и вторым входом элемента И, прямой выход четвертого триггера соединен с входом четвертого элемента задержки, с третьим входом пятого элемента ИЛИ и третьим входом элемента И, выход которого соединен с первым входом четвертого элемента ИЛИ, выходы второго, третьего и четвертого элементов задержки соединены с входами управления записью соответственно первого, второго и третьего регистров сдвига, инверсные выходы второго, третьего и четвертого триггеров соединены с управляющими входами повторителей с тремя состояниями на выходах соответственно первой, второй и третьей групп, прямой выход первого триггера соединен с управляющими входами повторителей с тремя состояниями на выходах четвертой группы и с входом разрешения параллельной загрузки реверсивного счетчика, 1-е разрядные выходы (,п) повторителей с тремя состояниями на выходах всех четырех групп соединены через монтажное ИЛИ с i-ми информационными входами первого, второго и третьего регистров сдвига, 1-е разрядные выходы первого, второго и третьего регистров сдвига соединены с информационными входами повторителей с тремя состояниями на выходах соответственно первой, второй, третьей групп, k-e разрядные выходы (k 2, п-1) первого, второго и третьего регистров соединены с первыми вхо11

дами соответственно первого, второго и третьего сумматоров по модулю два, вторые входы которых соединены с n-ми разрядными выходами первого, второго и третьего регистров, а выходы - с первым, вторым и третьим входами второго мажоритарного элемента, выход которого соединен с последовательными информационными входами первого, второго и третьего регистров, вход обратного счета реверсив- иого счетчика соединен с тактовыми входами первого, второго и третьего регистров сдвига, с входом первого элемента задержки и является такто2 А ;

7358И12

вым входом генератора, вход начальной установки которого соединен с вторым входом четвертого элемента ИЛИ, третий вход которого соединен с выходом обратного переноса реверсивного счетчика, информационные входы которого соединены с первой группой выходов задатчика начально- 10 го кода, вторая группа выходов которого соединена с входами повторителей с тремя состояниями на выходах четвертой группы, выход пятого элемента ИЛИ соединен с инверсным вхо- J5 дом элемента ЗАПРЕТ.