Запоминающее устройство на цилиндрических магнитных доменах Советский патент 1992 года по МПК G11C11/14 

со

С

Изобретение относится к вычислительной технике и может быть использовано при построении устройств хранения дискретной информации на цилиндрических магнитных доменах (ЦМД), Цель изобретения - упрощение устройства и повышение его быстродействия. Поставленная цель достигается введением одного блока оперативной памяти емкостью V N(1 + logan) взамен двух ЗУПВ, элемента ИЛИ, двухразрядного счетчика, что позволяет запомнить адреса битов, содержащих ошибки в информационных блоках и признак корректируемой ошибки, запускать в контроллере режим восстановления информации, хранимой в накопителе на ЦМД, при счете ошибок до К, 4 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении устройств хранения дискретной информации на цилиндрических магнитных доменах (ЦМД).

Известно ЗУ на ЦМД, содержащее накопитель информации на ЦМД, контроллер, блок записи, блок считывания, блок обнаружения и коррекции ошибок, счетчик ошибок и блок памяти с произвольной выборкой информации (ЗУПВ) емкостью 2xN битов (где N - количество информационных блоков в накопителе на ЦМД), запоминающий адреса информационных блоков, в которых обнаружены ошибки.

В этом устройстве выполняется коррекция одиночных ошибок и обнаружение двойных ошибок в ЦМД-накопителе, а при накоплении определенного количества ошибок к - восстановление информации в накопителе. Однако в этом устройстве отсутствует возможность коррекции двойных ошибок, появление которых может привести к отказу устройства в целом.

Ближайшим из известных устройств к предлагаемому является ЗУ на УМД, содержащее контроллер, элемент сложения по модулю два, блок обнаружения и коррекции ошибок, накопитель информации, блок считывания информации, элемент ИЛИ счетчик ошибок, первый блок ЗУПВ емкостью V N -2, в который записываются признаки корректируемая ошибка (КО) и некорректируемая ошибка (НКО), второй блок ЗУПВ емкостью V N(log2n) (где п - длина информационного блока), в который записывается адрес бита ошибки в информационном блоке, два элемента И и компаратор.

В этом устройстве имеется возможность коррекции m + 1 кратных ошибок (двойных ошибок при m 1), с помощью

s|

CJ

VJ ел

корректирующего кода, исправляющего m кратные/одиночные при m 1/и обнаруживающего m + 1 кратные ошибки (двойные при m 1) за счет запоминания адресов битов, содержащих ошибки в информационных блоках.

Однако коррекция двойной ошибки в этом устройстве достигается за счет существенного усложнения устройства и алгоритма ее функционирования.

Цель изобретения - упрощение устройства и повышение его быстродействия.

Указанная цель достигается тем, что устройство, содержащее накопитель информации, вход и выход которого соединены соответственно с выходом блока записи информации и входом блока считывания информации, контроллер, группа входов- выходов которого является группой входов- выходов устройства, блок обнаружения и коррекции ошибок, первый вход которого соединен с первым входом контроллера, а первый выход подключен к входу блока записи информации и входу данных контроллера, счетчик ошибок, выход которого соединен с группой входов сигналов условий контроллера, компаратор, вторые входы которого соединены с третьими выходами блока обнаружения и коррекции ошибок (БКО), первый элемент И, первый вход которого подсоединен к выходу КО БКО, элемент сложения по модулю два, второй элемент И, отличающееся тем, что, с целью упрощения устройства и повышения его быстродействия, оно содержит блок оперативной памяти, адресные входы которого соединены с вторыми входами контроллера, информационные входы подключены к третьим входам и выходу корректируемая ошибка БКО, информационные выходы подключены к первой группе входов компаратора и первому входу первого элемента ИЛИ, выход первого элемента ИЛИ соединен со счетным входом счетчика ошибок и управляющим входом блока оперативной памяти, выход компаратора соединен с первым входом элемента сложение по модулю два, второй вход которого соединен с выходом блока считывания, а выход соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с третьим выходом контроллера, а ее выход соединен с вторым входом БКО, второй вход первого элемента И соединен с входом элемента сложение по модулю два БКО, второй элемент И, первый вход которого соединен с выходом корректируемая ошибка БКО, двухразрядный счетчик, счетный вход которого подключен к выходу первого элемента

И, вход установки в нуль которого соединен с выходом второго элемента И, прямой выход первого разряда которого подключен к группе сигналов условий контроллера, инверсный выход второго разряда соединен с вторым входом элемента И, вторым входом первого элемента ИЛИ и группой сигналов условий контроллера.

Вновь введенные элементы, блок оперативной памяти емкостью V N(1 + Iog2n) взамен двух ЗУПВ, элемент ИЛИ, двухразрядный счетчик позволяют запомнить адреса битов, содержащих ошибки в информационных блоках и признак КО, запускать

в контроллере режим восстановления информации, хранимой в накопителе на ЦМД при счете счетчика ошибок до К.

Таким образом, предлагаемое устройство проявляет новое свойство - упрощение

устройства и уменьшение времени коррекции двойных ошибок за счет ввода одного блока оперативной памяти взамен двух ЗУПВ, запоминание адреса корректируемой ошибки и ее признака (ФО), позволяющих в отличие от известных устройств в процессе работы предотвратить запись в ЗУПВ адреса второго бита, содержащего ошибку в информационном блоке при ее появлении, которая корректируется в БКО,

тем самым отпадает необходимость в повторном считывании информационного блока и определении типа ошибки (сбой или постоянная ошибка), которая осуществлялась в известном устройстве, в предлагаемом устройстве взамен двух ЗУПВ (с емкостями V N-2 и V N(log2n) используется одно ЗУПВ с емкостью V N -(1 + 1од2п). На фиг.1 представлена структурная схема предложенного устройства; на фиг.2 блок-схема контроллера; на фиг.З и 4 - алгоритм функционирования устройства.

Устройство содержит (фиг.1) контроллер 1, элемент 2 сложения по модулю два, блок 3 обнаружения и коррекции ошибок,

включающий узел 4 обнаружения и коррекции ошибок, блок 5 буферной памяти, счетчик 6 адреса, элемент 7 сложения по модулю два, блок 8 записи информации, накопитель 9 информации на ЦМД, блок 10 считывания

информации, элемент ИЛИ 11, счетчик 12 ошибок, блок 13 оперативной памяти, элемент ИЛИ 14, элементы И 15 и 16, счетчик 17, выходы 18 контроллера 1, компаратор 19, группа 20 входов сигналов условий контроллера 1, вход 21 данных контроллера, выходы 22 и 23 контроллера 1. Контроллер 1 содержит (фиг.2) регистр 24 начального адреса микропрограммы, формирователь 25 адреса микрокоманды, блок 26 микророграммной памяти, регистр 27 микрокоанд, микропроцессор 28, мультиплексор 9 кода условий, регистр 30 записи, регистр 1 чтения, буферный регистр 32, регистр 33 екущего адреса, дешифратор 34 базового дреса.

Устройство работает следующим обраом.

В режиме записи, при обращении к усройству дешифратор базового адреса 34 разрешает запись кода команды, поступившей от системы в регистр начального адреса микропрограммы 24. Этот код преобразуется схемой формирования адреса микрокоманды 25. Микрокоманда, хранимая в блоке микропрограммной памяти (МПП) 26, по соответствующему адресу поступает на регистр микрокоманд 27, разряды которого используются для управления операционным блоком и блоком микропрограммного управления. Под управлением микропрограмм информационный блок принимается с системной шины через регистр записи 30 в микропроцессор 28. Затем по третьему выходу 22 контроллера 1 передается в блок обнаружения и коррекции ошибок 3, где формируются контрольные разряды. После этого происходит запись информационного блока посредством блока записи 8 в накопитель на ЦМД 9.

В режиме чтения информационный блок под управлением микропрограммы считывается на накопителе на ЦМД 9 и поступает через блок считывания 10 в блок обнаружения и коррекции ошибок 3, затем по внутренней шине 21 через буферный регистр 32 в микропроцессор и далее через регистр чтения 31 на системную шину.

В случае обнаружения ошибки в информационном блоке на соответствующем выходе блока обнаружения и коррекции ошибок 3 появляется флаг некорректируемая ошибка (НКО) или корректируемая ошибка (КО).

Неустойчивой считается ошибка, для исправления которой достаточно повторной операции считывания. Устойчивой считается такая ошибка, для исправления которой необходима перезапись информации.

В предлагаемом устройстве корректируемыми являются две независимые ошибки в информационном блоке,а некорр- ректируемыми - три ошибки и более.

В режиме чтения информационный блок считывается из накопителя на ЦМД 9 и поступает через блок считывания информации 10 в блок 3 обнаружения и коррекции ошибок. Если БКО 3 обнаруживает некорректируемую ошибку (НКО 1), то контроллер выдает сообщение о некорректируемой ошибке системе и может продолжить работу. J

ьсли БКО 3 не обнаруживает ошибку

(КО 0), то осуществляется выборка следующего информационного блока.

Если БКО 3 обнаруживает корректируемую ошибку (КО 1), контроллер 1 анализирует сигналы ФО с выхода блока 13 и КО с

0 прямого выхода Q счетчика 17, поступающих на вход 20 мультиплексора кода условий 29 контроллера 1. Если КО 1, а в ЗУПВ 13 по данному адресу записан флаг ФО 1, т.е. обнаружена вторая ошибка, то в отличие

5 от известного устройства повторного чтения информационного блока по данному адресу не требуется, поскольку первая ошибка корректируется на входе БКО 3 по адресу бита ошибки из блока 13, а вторая корректи0 руется в БКО 3.

Если БКО 3 устанавливает признак КО 1, а в ЗУПВ 13 по данному адресу записан ФО 0, значение счетчика инкрементирует- ся и происходит повторное чтение информа5 ционного блока.

Если при повторном чтении блок 3 обнаружения и коррекции ошибок (БКО) устанавливает флаг КО 0, то в информационном блоке имела место неустойчивая

0 ошибка и операция коррекции информации по текущему адресу не требуется, происходит выборка следующего информационного блока. При повторном обнаружении ошибки (КО 1) с выхода логического элемента ИЛИ

5 11 поступает сигнал разрешения записи на вход блика 13 признака Ф0 1, адреса бита ошибки, содержимое счетчика ошибок увеличивается на единицу и осуществляется коррекция ошибки в БКО 3. В исходном со0 стоянии содержимое блока 13 все нули, адреса ошибочных битов от единицы и далее, содержимое счетчика ошибок и счетчика - нуль. По текущему адресу информационного блока, который подается на вход ЗУПВ 13

5 с выхода регистра текущего адреса 33 контроллера 1, в блок 13 записывается адрес бита ошибки в данном информационном блоке, бит флага ошибки ФО 1, а содержимое счетчика ошибок 12 увеличивается на

0 единицу. При последующих обращениях к данному информационному блоку адрес бита ошибки из блока 13 подается на вход компаратора 19, на второй вход поступает адрес бита с выхода счетчика адреса БЗУ 6,

5 при совпадении адресов компаратор 19 выдает сигнал на вход элемента 2 сумма по модулю два, на второй вход которого поступают биты информации. По сигналу с выхода компаратора 19 инвертируется бит ошибки, адрес которого записан в блок 13,

а вторая ошибка исправляется корректирующим кодом БКО 3. Контроллер 1 анализирует флаг восстановления информации ФВ, поступающий на мультиплексор кода условий 29 с выхода счетчика ошибок 12. Если ФВ 1, выполняется перезапись информации по адресам информационных блоков, в которых имели место ошибки в соответствии с алгоритмом, представленным на фиг.З. Если ФВ 0, контроллер 1 работает в режиме чтения или записи, анализируя флаг НКО с выхода БКО и КО с прямого выхода Qi счетчика 17 и при необходимости происходит исправление информации в соответствии с алгоритмом, представленным на фиг.4. Когда количество информационных блоков, в которых обнаружены ошибки, достигает К, т.е. содержимое счетчика ошибок 12 равно К, на выходе переполнения счетчика ошибок появляется 1, которая является признаком ФВ и контроллер начинает работу в режиме восстановления по алгоритму на фиг.З. Признак ФВ 1 может установиться также по сигналу прерывания от таймера.

В режиме исправления ошибок, когда устанавливается флаг ФВ 1, на управляющий вход блока поступает сигнал чтения, а на адресный вход подается адрес из регистра текущего адреса 33 контроллера 1. По данному адресу из ЗУПВ 13 считывается бит флага ошибки (ФО), и, если ФО 0, то счетчик адреса информационного блока увеличивается на единицу, пока не будут просмотрены адреса всех информационных блоков. Если же ФО 1, считывается информационный блок по данному адресу и происходит исправление первой ошибки на входе БКО 3 в соответствии с адресом бита ошибки из блока 13, а вторая ошибка, если она имеется, корректируется в БКО 3 и содержимое счетчика ошибок декрементиру- ется. После восстановления ошибок в информационном блоке происходит запись информационного блока в накопитель на ЦМД 7 по адресу из регистра текущего адреса 33 контроллера 1, После того, как из ЗУПВ 13 будут извлечены адреса битов оши- бок всех информационных блоков, выдавших ошибки, содержимое счетчика ошибок 12 обнуляется и выдает сигнал ФВ 0 на вход мультиплексора кода условий 29 контроллера 1.

Приняв сигнал ФВ 0, контроллер 1 начинает работу по микропрограмме, алгоритм которой представлен на фиг.2.

Формула изобретения Запоминающее устройство на цилиндрических магнитных доменах, содержащее накопитель информации, вход и выход которого соединены соответственно с выходом блока записи информации и входом блока считывания информации, контроллер, входы-выходы группы которого являются входами-выходами группы устройства, блок

обнаружения и коррекции ошибки, первый вход которого соединен с первым выходом контроллера, а первый выход подключен к входу блока записи информации и к входу данных контроллера, счетчик ошибок, выход которого соединен с входами сигналов условий группы контроллера, счетный вход счетчика ошибок соединен с выходом первого элемента ИЛИ, компаратор, входы второй группы которого соединены с выходами

группы блока обнаружения и коррекции ошибок, первый элемент И, первый вход которого подключен к выходу Корректируемая ошибка блока обнаружения и коррекции ошибок, элемент сложения по модулю

два, второй элемент И, отличающееся тем, что, с целью упрощения устройства и повышения его быстродействия, в него введен блок оперативной памяти, адресный вход которого соединен с вторым выходом

контроллера, информационные входы - с выходами группы и выходом Корректируемая ошибка блока обнаружения и коррекции ошибок, информационные выходы - с входами первой группы компаратора, первым входом первого элемента ИЛИ и с входами сигналов условий группы контроллера, управляющий вход-с выходом первого элемента ИЛИ, выход компаратора соединен с первым входом элемента сложения по модулю два, второй вход которого соединен с выходом блока считывания информации, а выход - с первым входом второго элемента ИЛИ, второй вход которого соединен с третьим выходом контроллера, выход второго элемента ИЛИ - с вторым выходом блока обнаружения и коррекции ошибок, второй выход которого соединен с вторым входом первого элемента И, второй элемент И, первый вход которого подключен к выходу Корректируемая ошибка блока обнаружения и коррекции ошибок, счетчик, счетный вход которого соединен с выходом первого элемента И, установочный вход счетчика соединен с выходом второго элемента И, второй

вход которого подключен к инверсному выходу счетчика и второму входу первого элемента ИЛИ, прямой выход счетчика - к входам сигналов условий группы контроллера.

к/от сисгем.шаны

Фиг. 1

Чтение бита ФО из ЗУ Л В

Восстановление Suma owuSxu В Цмп по текущ. адресу

Фиг.З

Чтение iio блока памяглина ЦМД

Коррекция ошибки на входе 6Ю ло адресу из ЗУ л в

Запись (Р0-/ лос„у адресу ЗУПВ

Коррекция ошибки 8 ff/CO