Устройство задержки Советский патент 1992 года по МПК H03K5/13 

XI СП

о о

СлЭ

о

адресный 3 счетчик, первый А и второй 5 формирователи, первый 6, второй 7 и третий 8 вентили, первый 9 и второй 10 регистры, коммутатор 11, блок 12 памяти, блок 13 обработки сигналов, первую 14, вторую 15. третью 16 и четвертую 17 тактовые шины, входную 18 и выходные 19 шины, Новым в устройстве являются вновь введенные синхронизатор, счетчик, первый и второй формирователи, коммутатор, блок обработки сигналов и пе рвая- четвертая тактовые шины, при этом первая тактовая шина соединена с первыми входами первого и второго вентилей и входами Сдвиг первого и второго регистров, третья тактовая шина соединена с входом первого формирователя, вторым входом синхронизатора и. первым входом третьего вентиля, четвертая тактовая шина соединена с вторым входом третьего вентиля, первый и второй выходы синхронизатора соединены с управляющими входами блока памяти, третий и пятый выходы синхронизатора соединены с вторыми входами первого и второго вентилей соответственно, первый и второй формирователи соединены последовательно, выход первого формирователя соединен со счетным входом счетчика, выход второго формирователя соединен с установочным входом

адресного счетчика, информационны входы регистров соединены и подключены к входной шине, вход Выбор режима первого регистра подключен к третьему выходу синхронизатора, вход Выбор режима второго регистра подключен к пятому выходу синхронизатора, выход первого вентиля соединен с входом Запись первого регистра, выход второго вентиля соединен с входом Запись второго регистра, D-входы первого и второго регистров соединены между собой соответственной подключены к выходам блока памяти, выходы первого регистра соединены с первыми входами коммутатора, выходы второго регистра соединены с вторыми входами коммутатора, управляющий вход которого подключен к четвертому выходу синхронизатора, выходы коммутатора соединены с информационными входами блока памяти, адресные входы которого подключены к выходам адресного счетчика, счетный вход которого подключен к выходу третьего вентиля, а D-входы адресного счетчика подключены к выходам счетчика, управляющий вход блока обработки подключен к четвертому выходу синхронизатора, выходы первого и второго регистров через блок обработки сигналов подключены к выходным шинам 3 ил,

Изобретение относится к импульсной технике, в частности к устройствам с широким диапазоном электронной регулировки временной задержки информации, и может . . 2 быть использовано в радиолокации при цифровой обработке сигналов. Цель изобретения - расширение диапазона задерживаемых сигналов при одновременном сокращении аппаратно-мощностных затрат. Изобретение позволяет производить задержку потока информационных сигналов длительностью ги меньше г, т.еГи г. и периодом следования ТСл меньше г0бр , т.е. тсп fo6p , где Гобр - период обращения к блоку памяти. При этом сокращаются аппаратно-мощностные затраты. Устройство содержит синхронизатор 1, счетчик 2,

Изобретение относится к импульсной технике, в частности к устройствам с широким диапазоном электронной регулировки временной задержки информации, и может быть, использовано в радиолокации при цифровой обработке сигналов.

Цель изобретения - расширение диапазона задерживаемых сигналов.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2 - временные диаграммы, поясняющие принцип его работы; на фиг. 3 - один из вариантов функциональной схемы синхронизатора 1 для п А.

Устройство содержит синхронизатор 1, счетчик 2, адресный счётчик 3, первый 4 и второй 5 формирователи, первый 6, второй 7 и третий 8 вентили, первый 9 и второй 10 регистры, коммутатор 11, блок 12 памяти, блок 13 обработки сигналов, первую-чет- вертую тактовые шины 14-17, входную 18 и выходные 19 шины.

Первая тактовая шина 14 соединена с первым входом синхронизатора, вторая тактовая шина 15 - с первыми входами первого 6 и второго 7 вентилей и входами Сдвиг первого 9 и второго 10 регистров. Третья тактовая шина 16 соединена с входом первого формирователя 4, вторым входом синхронизатора 1 и первым входом третьего вентиля 8. Четвертая тактовая шина 17 соединена с вторым входом третьего

вентиля 8. Первый и второй выходы синхронизатора 1 соединены с управляющими входами блока 12 памяти, третий и пятый выходы синхронизатора 1 соединены с вторыми входами первого 6 и второго 7 вентилей соответственно. Первый 4 и второй 5 формирователи соединены последовательно, выход первого формирователя 4 - со счетным входом счетчика 2. выход второго формирователя 5 - с установочным входом

адресного счетчика 3. Информационные входы регистров 9 и 10 соединены и подключены к входной 18 шине. Вход Выбор режима первого регистра 9 подключен к третьему выходу синхронизатора 1. Вход

Выбор режима второго регистра 10 подключен к пятому выходу синхронизатора 1. Выход первого вентиля 6 соединен с входом Запись первого регистра 9. выход второго вентиля 7- с входом Запись второго регистра 10, D-входы первого 9 и второго 10 регистров соединены между собой соответственно и подключены к выходам блока 12

памяти. Выходы первого регистра 9 соединены с первыми входами коммутатора 11, выходы второго регистра 10 - с вторыми входами коммутатора 11, управляющий вход которого подключен к четвертому вы- ходу синхронизатора 1. Выходы коммутатора 11 соединены с информационными; входами блока 12 памяти, адресные входы которого подключены к выходам адресного счетчика 3, счетный вход которого подклю- чен к выходу третьего 8 вентиля. D-входы адресного счетчика 3 подключены к выходам счетчика 2. Управляющий вход блоха 13 обработки подключен к четвертому выходу синхронизатора 1. Выходы первого 9 и второго 10 регистров через блок 13 обработки сигналов подключены к выходным шинам 19.

Устройство при п 4 работает следующим образом.

В исходном состоянии первый 21. второй 2 и адресный 3 счетчики находятся в произвольном состоянии. При этом первый 24 и второй 25 3-входовые элементы И, первый б, второй 7 и четвертый 23 вентили, первый 9 и второй 10 регистры, коммутатор

11и блок 13 обработки сигналов работают в обычном рабочем режиме. Адресный счетчик 3 не считает импульсов, так как третий вентиль 8 закрыт и на его выход не поступа- ют сигналы с четвертой тактовой шины 17. Не вырабатывается также сигнал Обращение к блоку 12 памяти, так как четвертый формирователь 22 удерживается в закрытом состоянии сигналом, присутствующим на третьей тактовой шине 16. Так как к блоку

12памяти нет обращения, то информация в него не записывается и из него не считывается. Информация на выходе устройства отсутствует.

С приходом импульса Строб на третью тактовую шину 16, которая соединена с входами первого 4. третьего 20 и чед- вертого 22 формирователей и первым входом третьего вентиля 8. третий формирб- ватель 20 по переднему фронту этого импульса вырабатывает сигнал-установки первого счетчика 21 в нулевое состояние. Одновременно этим сигналом запускаются первый 4 и второй 5 формирователи, кото- рые соединены последовательно. Первый формирователь 5 добавляет единицу к текущему состоянию второго счетчика 2, а второй формирователь 5 устанавливает адресный счетчик 3 в состояние, соответст- вующее вновь установившемуся состоянию второго счетчика 2., Второй формирователь 5 обеспечивает также задержку сигнала Установка адресного счетчика 3 относительно сигнала на выходе первого формирователя й, необходимую дня того, чтобы вто рой счетчик 2 установился в новое состояние. Сигнал Строб разрешает также прохождение тактовых сигналов с четвертой тактовой шины 18 через второй вхог третьего вентиля 8, на счетный вход адресного счетчика 3, который подключен ь вычо- ду третьего вентиля 8, под действие ко-орых адресный счетчик 3 производит перебор ад ресных ячеек блока 12 памяти, и разрешает работу четвертого формирователя 22, вырэ батывающего сигналы Обращение к блоку 12 памяти.

Первый счетчик 21 считает импульсы поступающие на его счетный вход с первой тактовой шины, при этом на выходах синхронизатора 1 формируются синхронизированные сигналом Строб следующие сигналы: первый выход- Обращение (обращение к блоку 12 памяти) четвертым формирователем; второй выход - Считывание-запись (считывание (запись из) в блок 12 памяти) четвертым вентилем 23: третий выход - Выбор режима РГ1 (выбор режима работы первого регистра 9) первым 3-входовым элементом И 24; четвертый выход- Считывание из РП/РГ2 (считывание информации из первого/второго регист ра и запись ее в блок 12 памяти) триггером 26; пятый выход- Выбор режима РГ2 (выбор режима работы второго регистра 10) вторым 3-входовым элементом И 25.

При помощи синхронизатора 1 вырабатываются также следующие сигналы: За-, пись РГГ (запись информации из блока 12 памяти в первый регистр 9) первым вентилем 6; Запись РГ2 (запись информации из блока 12 памяти во второй регистр 10) вторым вентилем 7.

Под действием сигналов типа Меандр, поступающих на вторую тактовую шину 15, которая соединена с первыми входами первого б и второго 7 вентилей и вх одами Сдвиг первого 9 и второго 10 регистров, производится сдвиг входной информации, поступающей на входную шину 18, в первом 9 и втором 10 регистрах сдвига. При этом первые (нечетные) п элементов этой информации записываются во второй регистр 10, а из него параллельным кодом - в первую (нечетную) ячейку блока 12 памяти, из которой предварительно была считана в первый регистр 9 информация, записанная туда ранее в предыдущем цикле обращения. Последующие (четные) п элементов этой информации записываются в первый регистр 9, а из него параллельным кодом - во вторую (четную) ячейку блока 12 памяти, из которой предварительно была считана во

второй регистр 10 информация, записанная туда ранее в предыдущем цикле обращения Запись и считывание информации из первого 9 и второго 10 регистров в блок 12 памяти и обратно осуществляется путем изменения режимов работы регистров (Сдвиг или Запись) под действием сигналов, поступающих с выходов первого 24 и второго 25 3-входовых элементов И на соответствующие входы этих регистров, а также сигналов Запись-считывание и Обращение, поступающих с выходов четвертого вентиля 23 и четвертого формирователя 22 на соответствующие входы блока 12 памяти.

Коммутация выходов первого 9 и второ- го 10 регистров с информационными входами блока 12 памяти осуществляется сигналами с выходов триггера 26 посредством коммутатора 11. В блоке 12 памяти перебирается определенное число ячеек, которое определяется длительностью сигнала Строб Т и тактовых сигналов t, поступающих на четвертый тактовый вход 17. Число ячеек N можно определить по следующей формуле Т Nt,

Таким образом, разбив входную информацию на группы, содержащие по п такто- ,вых элементов, и разделив при помощи первого 9 и второго 10 регистров эту информацию на два потока (нечетный и четный), Преобразовав ее из Носледоватёльйдгокода в параллельный при помощи этих регистров и осуществив задержку полученного кода путем запоминания в блоке 12 памяти с последующим считыванием из него, через вре- мя, определяемое периодом следования сигнала Строб, поступающего на третью тактдвую шину 16, произведя обратное преобразование этой информации из параллельного кода в последовательный путем считывания ее из блока 12 памяти и Записи ее в первый 9 и второй 10 регистры и объединив эти потоки на выходе устройства при помощи блока обработки сигналов, удалось осуществить задержку сигналов с более вы- сокой точностью с меньшими аппаратно- мощностными затратами.

При этом перебор ячеек блока 12 памяти осуществляется при помощи адресного счетчика 3 со сдвигом на одну ячейку на- чального адреса при каждом новом цикле обращения к блоку 12 памяти (т.е., при каждом очередном появлении сигнала Строб), Сдвиг ячейки начального адреса осуществляется вторым счетчиком 2, содержимое ко- торого каждый раз с приходом импульса Строб увеличивается на единицу. Таким образом, нечетные п элементов записываются через второй регистр 10 в нечетные ячейки блока 12 памяти и должны из них

считываться во второй регистр при следующем цикле обращения. Это возможно лишь в том случае, если производить считывание из блока памяти со сдвигом на одну ячейку при каждом новом цикле обращения. Аналогично для четных элементов

На диаграмме изображены входные сигналы, условно разбитые на группы, содержащие по четыре тактовых элемента1 в 1-й группе 0001, во 2-й 0010 и в 3-й 0110

На диаграмме 28 представлены тактовые импульсы, поступающие на первую 14 и вторую 15 тактовые шины.

На диаграммах 29-31 показаны выходные сигналы первого, второго и третьего разрядов первого счетчика 21 Пунктиром показан сигнал на инверсном выходе третьего разряда этого счетчика.

На диаграммах 32 и 33 изображены сигналы, поступающие с выходов первого 24 и второго 25 3-входовых элементов И соотйет- ственно на входы Выбор режима первого

9и второго 10 регистров.

На диаграмме 34 представлены сигналы Обращение к блоку памяти, на диаграмме 35 - сигналы, поступающие на вход коммутатора 11 с прямого выхода триггера 26 (пун- ктиром - инверсный ему сигнал), на диаграмме 36 - сигналы Запись-считывание, поступающие с выхода четвертого вентиля 23 на соответствующий вход блока 12 памяти, на диаграмме 37 - выходные сигналы, а на диаграмме 38 - сигнал Строб, поступающий на третью тактовую шину.

Первый 21, второй 2 и адресный 3 счетчики могут быть выполнены, например, на микросхемах 155ИЕ7, первый 4, второй 5, третий 20 и четвертый 22 формирователи - на микросхемах 155АГ1 (155АГЗ). первый 6, второй 7, третий 8 и четвертый 23 вентили - на микросхеме 155ЛАЗ, а первый 9 и второй

10регистры - на микросхемах 155ИР1,

В качестве коммутатора 11 можно использовать микросхемы 533КП16. Блок 12 памяти может быть реализован на микросхемах К541РУ2. Блок обработки 13 сигналов может быть выполнен аналогично коммутатору 11 с использованием микросхем 533КП16. В качестве первого 24 и второго 25 3-входовых элементов И могут быть использованы элементы микросхемы 155ЛА4 а в качестве триггера 26 - микросхемы 155ТМ2.

Таким образом, разбив входную информацию на группы, содержащие по п тактовых элементов, и разделив при помощи первого 9 и второго 10 регистров эту информацию на два потока (нечетный и четный) преобрэзовав ее из последовательного кода

в параллельный при помощи этих регистров и осуществив задержку полученного кода путем запоминания в блоке 12 памяти с последующим считыванием из него, через время, определяемое периодом следования сигнала Строб, поступающего на третью тактовую шину 16, произведя обратное преобразование этой информации из параллельного кода в последовательный путем считывания ее из блока 12 памяти и записи ее в первый 9 и второй 10 регистры и объединив эти потоки на выходе устройства при помощи блока обработки сигналов, удалось осуществить задержку сигналов с более высокой точностью, с меньшими аппаратно- мощностными затратами, что выгодно отличает предлагаемое устройство от известного.

Формула изобретения Устройство задержки, содержащее три вентиля, два регистра, адресный счетчик, блок памяти, входную и выходную шины, отличающееся тем, что, с целью расширения диапазона задерживаемых сигналов, при одновременном сокращении аппаратно-мощностных затрат, в него введены синхронизатор, счетчик, первый и второй формирователи, коммутатор, блок обработки сигналов, первая, вторая, третья и четвертая тактовая шины, при этом первая тактовая шина соединена с первым входом синхронизатора, вторая тактовая шина соединена с первыми входами первого и второго вентилей и входами Сдвиг первого и второго регистров, третья тактовая шина со- единена с входом первого формирователя, с вторым входом синхронизатора и первым входом третьего вентиля, четвертая тактовая шина соединена с вторым входом треть

его вентиля, первый и второй выходы синхронизатора соединены с управляющими входами блока памяти, третий и пятый выходы синхронизатора соединены с вторыми входами первого и второго вентилей соответственно, первый и второй формирователи соединены последовательно, выход первого формирователя соединен со счетным входом счетчика, выход второго формирователя соединен с установочным входом адресного счетчика, информационные входы регистров соединены и подключены к входной шине, вход Выбор режима первого регистра подключен к третьему выходу синхронизатора, вход Выбор режима второго регистра подключен к пятому выходу синхронизатора, выход первого вентиля соединен с входом Запись первого регистра, выход второго вентиля соединен с входом Запись второго регистра, D-входы первого и второго регистров соединены между собой соответственно и подключены к выходам блока памяти, выходы первого регистра соединены с первыми входами коммутатора, выходы второго регистра соединены с вторыми входами коммутатора, управляющий вход которого подключен к четвертому выходу синхронизатора, выходы коммутатора соединены с информационными входами блока памяти, адресные входы которого подключены к выходам адресного счетчика, счетный вход которого подключен к выходу третьего вентиля, а D-входы адресного счетчика подключены к выходам счетчика, управляющий вход блока обработки подключен к четвертому выходу синхройи- затора, выходы первого и второго регистров через блок обработки сигналов подключены к выходным шинам.