Цифровой фильтр Советский патент 1992 года по МПК H03H17/04 

VI

§ Ј

Изобретение относится к радиотехнике и может быть использовано при обработке сигналов, выраженных цифровым кодом.

Цель изобретения - повышение быстродействия при работе в интерреактивных режимах.

На чертеже представлена электрическая структурная схема цифрового фильтра.

Цифровой фильтр содержит вычитатель 1, первый делитель 2, сумматор 3, блок 4 задержки, первый 5 и второй 6 коммутаторы, второй делитель 7, первый элемент И 8, первый 9 и второй 10 триггеры, второй элемент И 11, формирователь 12 одиночного импульса, счетчик 13 числа накопленных периодов входного сигнала и имеет вход 14 сигнала запуска цифрового фильтра, вход 15 синхросигнала цифрового фильтра, информационный вход 16 и выход 17 цифрового фильтра.

Цифровой фильтр работает следующим образом.

Цифровой двоичный 1-разрядный код, соответствующий отдельным отсчетам входного сигнала, поступает на первый вход вычитателя 1, на второй вход которого подается либо нулевой сигнал при выключенных первом 5 и втором 6 коммутаторах, либо выходной сигнал цифрового фильтра, поделенный во втором делителе 7 на константу 2х, определяемую кодом старших М разрядов счетчика 13. Полученная разность поступает на вход первого делителя 2, в котором осуществляется сдвиг на k разрядов (деление на 2k). Полученный в результате деления код суммируется в сумматоре 3 либо С нулевым сигналом при включенном первом коммутаторе 5, либо с выходным кодом цифрового фильтра при включенном первом коммутаторе 5. Результат суммирования заносится в соответствующую ячейку блока 4 задержки, выходной сигнал которой является выходным сигналом цифрового фильтра,

Управление первым 5 и вторым 6 коммутаторами и вторым делителем 7 осуществляется следующим образом. После поступления сигнала запуска на вход 14 при изменении фильтруемого сигнала по команде оператора либо автоматически на выводе формирователя 12 формируется одиночный импульс с длительностью, равной оериоду повторения входного фильтруемого сигнала, и фронтами, привязанными к началу периода. Этот одиночный импульс сбрасывает в нулевое состояние первый триггер 9 и счетчик 13, а также запирает на время своего существование первый коммутатор 5, Таким образом, во время первого периода фильтруемого сигнала в блок 4 задержки

наносится входной сигнал цифрового фильтра, поделенный на константу 2 . Затем первый коммутатор 5 открывается и входной сигнал, поделенный на 2k в первом делителе

2, суммируется с выходным сигналом цифрового фильтра в сумматоре 3 и запоминается в блоке4. В это время цифровой фильтр работает как цифровой интегратор для каждого отсчета периода входного сигнала. Это

происходит до тех пор, пока в любом отсчете выходного сигнала появятся единицы в (k-1) старших разрядах. Тогда первый элемент И 8 формирует единичный сигнал, который устанавливает в единичное состояние первый триггер 9. При этом запирается второй элемент И 11 и прекращается подача синхроимпульсов на счетный вход счетчика 13. Счетчик 13 останавливается и хранит просчитанное число периодов до очередного сигнала запуска. С приходом очередного импульса на С-вход второго триггера 10 единичный сигнал записывается во второй триггер 10 и отпирает второй коммутатор 6. С этого момента времени выходной сигнал

цифрового фильтра, поделенный во втором делителе 7 на константу 2х (х определяется старшим значащим разрядом в I старших разрядах счетчика 13, т. е. деление выходного сигнала осуществляется в том случае, если число накопленных кадров в блоке 4 в режиме интегратора больше, чем 2k), подается на второй (вычитающий) вход вычитателя 1.При этом цифровой фильтр переходит в режим слежения за входным сигналом,

причем выходной сигнал оказывается усиленным по отношению к зашумленному входному сигналу в 2х раз. Цифровой 1-разрядный код, соответствующий отдельным отсчетам входного сигнала, поступает на

первый вход вычитателя 1, на второй вход которого подается выходной сигнал цифрового фильтра, поделенный во втором делителе 7 на константу 2х, определяемую кодом старших I разрядов счетчика 13, Полученная

разность поступает в первый делитель 2, в котором осуществляется сдвиг на k-разря- дов (деление на 2k). Полученный в результате деления код суммируется в сумматоре 3 с выходным кодом цифрового фильтра.

Результат суммирования поступает в соответствующую ячейку блока 4 задержки, выходной сигнал которого является выходным сигналом цифрового фильтра.

Формула изобретения

Цифровой фильтр, содержащий последовательно соединенные вычитатель, первый вход которого является информационным входом цифрового фильтра, первый делитель, сумматор и блок задержки, выход

которого является выходом цифрового

фильтра, а также счетчик числа накопленных периодов входного сигнала, отличающийся тем, что, с целью повышения быстродействия при работе в интерактивных режимах, введены второй делитель, первый и второй коммутаторы, первый и второй триггеры, первый и второй элементы И, а также формирователь одиночного импульса, при этом информационный вход первого коммутатора соединен с выходом блока задержки, а выход соединен с вторым входом сумматора и информационным входом второго коммутатора, выход которого соединен с первым входом второго делителя, выход которого соединен с вторым входом вычитателя, входы первого элемента И соединены с К-1 старшими разрядами выхо0

да первого коммутатора, а выход соединен с S-входом первого триггера, выход которого соединен с D-входом второго триггера и Инверсным входом второго элемента И, выход которого соединен с Обходом счетчика числа накопленных периодов входного сигнала. I старших разрядов выхода которого соединены с вторым входом второго делителя, а R-вход соединен с управляющим входом первого коммутатора, с R-входом первого триггера и выходом формирователя одиночного импульса, R-вход которого является входом сигнала запуска цифрового фильтра, а С-вход соединен с С-входом второго триггера, с прямым входом второго элемента И и является входом синхросигнала цифрового фильтра.

Использование: в радиотехнике дли обработки сигналов, выраженных цифровым кодом. Сущность изобретения: цифровой фильтр содержит вычитатель 1, делители 2, 7, сумматор 3, блок 4 задержки, коммутаторы 5, 6, элементы И 8, 11, триггеры 9, 10, счетчик 13 и имеет вход 14 сигнала запуска, вход 15 синхросигнала, информационный вход 16 и выход 17 цифрового фильтра 1-2- 3-4-5-6-7-1,5-8-9-10-6, 9-11-13, 12-13, 12-10, 12-9.1 ил.