Многопроцессорная вычислительная система Советский патент 1993 года по МПК G06F15/16 

Изобретение относится к вычислительной технике, в частности к системам обработки данных.

, Цель изобретения - повышение надеж- ноЬти системы.

На фиг.1-3 представлена схема вычислительной системы.:

Многопроцессорная вычислительная система содержит N подсистем 1, устройства 2 шинного интерфейса, запоминающие устройства 3,%к6нтррллеры 4 внешних устройств, внешние устройства 5, системное устройство управления 6, адаптер 7 консоли , устройство 8 регистрации, устройство ввода-вывода 9, устройство 10 управления теМпературой и электропитанием, модемы 11, подсистему 12 удаленного ввода-вывода, общую системную шину 13. Каждая подсистема 1 содержит центральные процессоры 14 и 15 и устройство памяти

(кэш-памяти) 16, Каждое устройство 2 шинного интерфейса содержит входной регистр 17 управления, выходной регистр 18 управления, входной регистр 19 данных, выходной регистр 20 данных, с первого по четвертый шинные формирователи 21-24, с первого по третий гриемники 25-27, выходной счетчик 28 адреса, входной адресный регистр 29, управляющую магистраль 30 общей системной шины, адресную магистраль 31 общей системной шины, информационную магистраль 32 общей системной шины. Системное устройство управления содержит декодер адреса 33, процессорный узел 34, первый и второй блоки 35 и 36 управления периферийными устройствами, блок 37 формирования результатов прохождения тестов, блок 38 передачи, первый и второй приемопередатчики 39 и 40, регистр 41 режимов, первый и второй мультип лексоХ|

О

го ел

Јь

о

СА

ры 42 и 43, блок сравнения 44, таймер 45, адресный регистр 46, блок 47 памяти тестов, блок 48 памяти начальных данных, блок 49 оперативной памяти, блок 5.0 постоянной памяти команд, блок 51 управления запро- сами, вход 52 значения температуры, ин- формационный вход-выход 53 (от устройства управления температурой и электропитанием).

Многопроцессорная вычислительная система работает следующим образом.

Каждая из подсистем 1 организована по одному принципу и содержит центральные процессоры 14 и 15; каждый из которых работает независимо, И кэш-память 16, ко- торая присоединена к системной шине 13. Подсистемы 1 работают как жёстко связанные мультипроцессоры, поскольку они поддерживаются общей операционной системой и совместно пользуются общей основной па- мятью..-; . ; -;: ; - .:-Системное устройство управления 6 обеспечивает централизованное управление системой. Это централизованное управление включает в себя инициирование всей системы, централизованное управление операцией Качественный логический Тест (QLT), системную таймерную централизацию и подачу предупредительных сигналов об источнике питания и температуре внутри прибора на подсистемы, присреди- неннуе к системной шине. Управляющие сигналы., поступающие на информационный вход-выход 53 от энергетической системы, инициируют для системного устройства управления состояние энергетического питания системы. Управляющие сигналы от системного устройства управления на устройства управления 10 температурой и электропитанием специфицируют предпи- санные границы напряжения. Системное устройство управления 6 должно выполнять операцию QLT на предписанных граничных напряжениях для изолирования и идентификации предельных логических элементов.

Устройство ввода-вывода 9 позволяет оператору устанавливать связь С системой через интерфейс дисплейного терминала (DTI) с системным устройством управления 6. Системное устройство управления б прини- мает информацию от устройства ввода-вывода 9 и помещает ее на системную шину 13 через интерфейс консольного адаптера (CAI) и адаптер консоли 7. Информацию от системы устройство ввода-вывода 9 прини- мает через системную шину 13, адаптер консоли 7, CAI, системное устройство управления б и DTI.

Системное устройство управления 6 создает возмбжность дистанционного технического обслуживания. Удаленной подси: стемой ввода-вывода 12 может быть управляемый оператором дисплейный терминал или необслуживаемый компьютер. Удаленная подсистема ввода-вывода 12 соединена с системным устройством управления 6 через модемы 11,Дистанцирнная работа по техническому обслуживанию позволяет удаленной станции устранять программные и операционные сбои, идентифицировать аппаратные сбои, посылать информацию, подобную кускам программного обеспечения, на многопроцессорную вычислительную систему и обеспечивать консультационную помощь при выполнении технического обслуживания непосредственно на станции.

Системное устройство управления б обеспечит доступ (запроса) удаленной подсистемы ввода-вывода 12 к многопроцессорной вычислительной системе для централизованного управления только в том случае, если устройство б получит правильный пароль.

Интерфейс устройства 8 регистрации (ADI) соединяет устройство 8 регистрации с системным устройством управления 6. Устройством 8 регистрации обычно является принтер, регистрирующий информацию о состоянии или создающий прочную копию информации, выводимой на электронно-лучевую трубку (CRT) устройства 9 ввода-вывода.

Системное устройство управления б во время запуска системы должно инициировать качественные логические тесты (QLT) для проверки, что все подсистемы подсоединены к системной шине 13 и работают исправно.

Если тесты будут неуспешными, системное устройство управления б сигнализирует устройству 10 управления температурой и электропитанием через PCI, указывая состояние и дополнительно выводя ошибку на устройство ввода-вывода 9, на удаленную подсистему 12 ввода-вывода и нэ устройство 8 регистрации.

Все подсистемы Делают запросы на доступ к системной шине, при этом доступ получает подсистема с наивысшим приоритетом. В силу требования, чтобы системное устройство управления 6 быстро реагировало на определенные системные ситуации в реальном времени, подобные обнаружению прекращения энергетического питания, устройству 6 присвоен наивысший приоритет в доступе к системной шине 13.

Процессорный узел 34 управляет системным устройством управления б и системной шиной 13 с помощью стандартных

/

1792540

Изобретение относится к вычислительной технике, в частности к системам обработки данных. Цель изобретения - повышение надежности. Поставленная цель достигается тем, что многопроцессорная вычислительная система содержит подсистемы, устройства шинного интерфейса, запоминающие устрой-, ства, контроллеры внешних устройств, внешние устройства, системное устройство управления, адаптер консоли, устройство регистрации, устройство ввода-вывода, устройство управления температурой и электропитанием, модемы, подсистему удаленного ввода-вывода. 1 з п.ф-лы, 3 ил. (Л С

программ, хранящихся в блоке постоянной памяти 50. J ..; .

Как блок 49 оперативной памяти, так и 50 постоянной п амяти принимают ад- реЙные СигнальТс АО по А15 от процессорного узла 34 по 16-битовой мйкропрбцеесорной адресной шине через блок 38 передачи Ин- фо эмацйонные сигналы с DO по D7 пересылаются между блоком 49 оперативной памяти и процессорным узлбм 34 и от блока п;Ьст6янндй памяти 50 по 8-бйтрвой

Г микропроцессорной информационной ши-.

. не |и приемопередатчик 40.,

Когда системное устройство управленйя б имеет доступ к системной шине 13, тридцать два информационны сигнала BSDTOO-31 могут быть приняты приемниками 26 и запомнены во входном инфбрмацй- OHJIGM регистре .19. от информационной

МаТйётра л и 3 2 обще и ш и н ы. П од уп ра вле н и- ём процёссбрнбго узла 34 эти данные счи- ты |а1О тся из регистра 19 и за помина ютсй в некоторой ячейке оперативной памяти 49 по восемь битов за один раз через мульти- (MUX) 43, приёмопередатчик 39 и приемопередатчик 40. Тридцать два адрёс- ны|с сигнала B$ADp6-31 принимаются рерной магистрали 31 общей шины преемниками 27 и входным адресным регистром 29 и запоминаются в ячейках в блоке оперативной памяти 49 по 8 битов за один ра$ под управлением процессорного узла . 34, и тридцать два управляющих сигнала принимаются от системной управляющей ши|ны 13 приемниками 25 регистром 17 и запоминаются в ячейках блока оперативной памяти 49 по 8 битов за один раз таким же образом, что и информационные сигналы (данных). Процессорный узел 34 идентифицирует входные регистры 29,19 и 17 как ячейки блока 49 и пбсулает подходящий адрес на блок 49 через блок передачи 38.

Процессорный узел 34 инициирует загрузку информационных сигналов BSDTOO- 31 выхбдной регистр данных 20 адресацией cot тветствённых ячеек в блоке оперативной памяти 49 и считыванием данных по 8 битов за один раз. Выходной счётчик адреса 28 за- гру жается адресными сигналами BSADOO-31 процессорным узлом 34, адресующим соот- вет ственные ячейки блока 49 и считывающим адресные сигналы по 8 битов за один раз. Аналогично, регистр управления 1.8 загружается процессорным узюм 34. адресующим соответственные ячейки блока 49 памяти и считывающим управляющую информацию по 8 битов за один раз.

Блок 47 памяти тестов хранит тестовые шаблоны и тестовые программы программного обеспечения, которые записаны: в запоминак Щих устройствах 3. Подсистемы 1

получают ДЬЬтуп к этим тестовым шаблонам

и тестовый программам программнбго

обеспечения с Целью Нровёркй того, что

подсистемы 1 работСГ-песобны, Блок памяти 47 тест бв разгружаете нёпбсрёдствённо в выходной регистр данных 20 под управлением узла 34. Когда системное устройство- - управления 6 запрашивает и получает доступ к системной шине 13, информация/хранящаяся в регистре 20- в регистре 18 и и выходном Йетчйке 28 адреса, пересылается на/сисгёМнуйi Шину 13 черёз.щинныё формирователи 23,21 и 24, которые получают

разрешение на работу по сигналу сейчас .информационней цикл MYDCNN.

Таймер 45 обеспечивает централизо- ваннрХ о н рбйШдеё управление для всех подсистем и содержит в себе часы реального вр ём ёнй , СледяЩйй таймер и часы астроНоммчёског в рёмёни, аг та кжё реле времени. ..; - .;...,;... ... .;

Системное устрбйство управления 6 может работать как в режиме ведущего устрой-

ства, Так и в режиме ведомого устройства.

Устройство б работает в режиме ведущего устрбйства, когда оно инйцйй|рует и посылает команды на другие подсистемы, присдёдйненнь1ё к системной шине 13. В

этом режиме устройство б инициирует общие команды на системной для любой подсистемы и инициирует специальные команды для процессоров 14 и 15. Устройство б работает в режиме ведомогр устройства, когда получает неоспори- мую команду от любого из процессоров 14,15 или когда получает предопределенную реакцию от любой из других подсистем, присоединенных к системной шине 13.

Устройство 6 работает одновременно в режимах ведущего и ведомого устройств во

время операции тестирования окружающей среды системной шины 13, когда устройство 6 посылает данные на системную

шину 13 е-режиме ведущего устрбйства и принимает те же самые данные от системной шины 13 в режиме ведомого устройства. Во время операций тёстирования окружающей среды 32 бита данных загружается в

выходной регистр 20 данных из блока оперативной памяти 49. Устройство 6 затем подает самому себе запрос системной шины 13 без памяти.

Устройство 6 должно опознать этот запрос и подсоединиться к системной шине 13 для пересылки содержимого выходного регистра 20 данных на входной регистр данных 19 через шинный формирователь 23, информационную магистраль 32 системной общей шины и приемник 26. Блок сравнения

44 проверяет правильность работл.) путем сравнения на равенство содержимых регистров гд.и2о.;..у-;... v . ::;-w

Устройство 6 геичери.руёт кбман Ды Для других подсйсте ЯЬдсоёдйненных с.сие-- темной шине , ввй ебтайдартн хкоМанд при низком уровне управляющего шинбй сигнала BSYELO. Устройство 6 генерирует специальные команды на процессоры 14 и 15 при вйсоком уровне шинного управляющего сигнала BSYELQ и низком уровне управляющего сигналаSSMREf, указьгвая; что адресные сигналы представляет аДрТ

канала процессора и функциональный код. блок 51 управления запр о аШ включает в себя три схемы задержки. Если устройство 6 в режиме ведущего устрбйс ёа запрашивает доступ к системной шин 13 и три мйкросеку н ды проходят без ответа от запр бШёнйбй ведомой подсйётемы, то цикл сйстёмнсГй щййы 13 прекраш,аётЬя. Если од-V на ИЗ других подсистем в режиме ведущего устройства запрашивает доступ к системной шине 13 и не получает ответа за 5 микросекунд, то цикл системной шины 13 прекращается. Если инициирован цикл считывания устройства б и ожидаемый ответный цикл систем ной шины 13 (вторая половина цикла шины) не будет принят в течение миллисекунды, то работа системной шины 113{прекращается. . Когда устройство 6 рт §ёчаёт не зҐп рос

системной шины 13 в режиме ведомого уст- ройст ва; тд рно генерирует либо шинные сигналы- В SAC KR Для подтверждения этого запроса, :либо BSNAkR для отказа на этот

Запрос. Д ;::я ;;,.:: Д .l:;- У-.; V ...;::

Устройство 9 ввода-вывода соединено с блоком 35 упрайл ёнйй периферийнымиустройствами через рТ1 интерфейс. Блок 35 упр;эеленйя соёдййен с системной шиной 13

черёй йнтё рфейс CAI и адаптер 7 консоли,

Эта схема Позволяет уЬтройству б управлять коШуника ионной связью между койсолью и стём:ОЙ.:..:: ;- ;:;:;; :;:;::;...-.... ;-: Устройство 6 у прайл я ё дистй№|ЦйЬнЦь1М техническим обслуживанием через ййтер- фёис RiylO, соединенный с блоком 36 ленйя перйфериййымй устрЬйствамй. Блок 36 также управляет устройством 8 регистрации через интерфейс ADI. Устройства 35 и 36 управляются йдресйымй сигналами А14 и А15, идущими от процёссорнЬго узла 34 и передачи.

Блок 48 haMfltH начальных данных хранит информацию, кОтбрая включает в себя пароль, г1рёДбтвраЩающий недозволенный доступ через интерфейс Дистанционного технического обслуживания, идентифицирует устройство, хранящее программу н$к

10

15

0

25

30

5

0

45

50

:

55

: :---: ,: .-.i-..-.-.,,..--.-.--. .

чальнои загрузки, и ячейки запоминающих устрО йств 3, в которые записывается про- начальйой загрузки для исполнения, управляющие биты, указывающие разнообразные тестовые функций QLT, подлежащие исполнению системой, и указывающая, какое периферийное устройство хранит программное обеспечение по управлению подсистемамиТи ячейки запоминающих устройств 3, в которые это программное обеспечение Записывается.;

Регистр 41 режимов выполняет следую- щйё функции: . k; а,„ ,

1) определяет для устройства 6 диагностическое управление битами приоритетно- стй сйстемной шины 13; -,;/,;; ,

2) управляет нарастающим (убывающим) счетбм выходного адресного счетчика 28 адреса; .,. .;.,; //л v - : -:..

3) разрешает блоку сравнения 44 выполнять сравнения данных на информационной магистрали 32 общей системной шины;

4) управляет отчётами устройства 6 на комгйнды от подсистем 1;

5) управляет специальными операциями систёмной,шины 13 во время логического тестирования QLT и инициализации при включении питания.

РегистрГ41 режимов становится действующим по сигналу ENBL IX, булево выра- жеййе которого имеет вид:

А8.ЖА10.А11.AO.A1.A2.A3.A4.M1.MREQ.

Тактирующие регистр 41 сигналы СКМрВО-2 генерируются в соответствии с булевым выражением:

ENBL IX. A12.WR. А13. (А14.А15). (А14.Х15. .КМрВО; А15.А14 для CKMDB1 и А14.А15 для CKMDB2)

Сигналы интерфейса РС1 устройства 10 управления тём.пературой и электропитанием принимает устройство 6, Эти сигналы означают несколько состояний.

Сигнал Питание ВКЛ/ПРЕРВАНО SYSPWN указывает устройству 6, что переменное входное напряженней выходные логические напряжения находятся, в специфицированных пределах. Устройство 6 затем начинает операции инициирования системы. Если прерывается подача переменного тока, сигнал Питание ВКЛ/ПРЕ- РВАНО переходит на низкий уровень, ОднёКО выходное логическое напряжение будет Оставаться в специфицированных пределах еще 3 мс, предоставляя системе время на Отключение в установленном порядке, чтобы предотвращалась потеря данных.

Сигнал состояния питания PWRYLOyKa- зывает, что все источники энергетического

питания работают в специфицированных пределах. Сигнал состояния питания своим переходом на низкий уровень указывает на бездействующий источник питания.

Устройство 10 может включать в себя поддерживаемый батареей источник питания, чтобы в любое время данные в запоминающих устройствах 3 оставались пригодными. Сигнал пригодности памяти BBUATV, если на низком уровне, означает, что, несмотря на вспомогательное батарей- Hoje питание, напряжение стало низким и что информация в запоминающих устройст- вах 3 может оказаться непригодной, и инициируется перезагрузка памяти.

Сигнал замкового ключа от выключа- тёйя на управляющем пульте устройства 10 управления температурой и электропитанием инициирует сигнал запертого пульта, чтрбы управлять доступом к функционально ™ системы,..

Эти сигналы, принимаемые устройство 6 от интерфейса РС1, подаются на муль- туГплекс-ор 42, Процессорный узел 34 принимает эти сигналы через приемопередатчик 39, чтобы предпринять соответствующее действие.

Устройство 6 подает сигнал Питание включено BSPWON на системную шину 13, чтобы указать всем подсистемам, подсоединенным к системной шине 13. что питание соответствует спецификации. Снятие сигнала BSPWON дает всем подсистемам 3 мс на приведение себя в порядок.

Дополнительно, переход сигнала SVSRWN Питание включено/прервано на высокий уровень во время Питание вклю- чейо заставляет основной сигнал сброса BSMCLR по системной шине 13 через шинный формирователь 22 установить в исходное состояние все уместные логические функции.

Устройство 6 посылает несколько сигналов на устройство 10 управления температурой и электропитанием по интерфейсу РС1. Управляющий сигнал Высокая граница потенциального выхода HIMARG и управляющий сигнал Низкая граница потенциального выхода LOMARG генерируются узлом 34 во время тестовых операций для вариации выходных границ в пределах i2%.

Сигнал BSQLTI системной шины означает, что все другие подсистемы, присоединенные к системной шине 13, подключены правильно, получают питание и успешно завершили все тестовые программы 1JQLT). Блок 37 формирования результатов прохождения тестов принимает шинный сигнал BSQLTI и сигнал данных, означающий, что устройство 6 правильно осуществило свое

логическое тестирование QLT, и генерирует сигнал BSQLTA. который отсылается на устройство 10 управления температурой и электропитанием и означает, что система 5 полностью проверена. Сигнал BSQLTA имеет истинное значение, когда любое из устройств выполняет программу своего логического тестирования QLT или неуспешно завершился любой QLT. Сигнал

0 BSQLTA имеет ложное значение, когда тестирование QLT завершилось успехом.

Устройство 6 генерирует сигнал Высокая температура TMRYLO, если температура внутри шкафа выше максимальной

5 температуры 38°С. Если температура в шкафу становится ненормально высокой, термодатчик (не показан) размыкается, отключая энергопитание. Это вынуждает сигнал Питание включено/прервано

0 SYSPWN породить сигнал BSPWON сис: темной шины 13, указывающий на необходимость всем подсистемам войти в соответственные последовательности действий, предусмотренных на случай отключе5 ния питания.

Сигнал Высокая температура TMPYLO подается на соответствующий мультиплексор, чтобы он стал доступным для процессорного узла 34.

0 Сигналы от блоков 35 и 36 управления периферийными устройствами также поступают на мультиплексора 42. чтобы предоставить возможность процессорному узлу 34 опрашивать линии передачи данных и

5 дополнительно опознавать, когда принимающее устройство (прибор) оказывается готовым к приему данных.

Мультиплексор 42 становится активным по сигналу ENBMUX, который генерируется

0 в соответствии со следующим булевым выражением:

ENBMUX A8.A9.A10.AU. ENMBOR.M1, MREQ, в котором ENMBOR АО.А1 .А2.АЗ.А4.

5 Сигнал MREQ генерируется узлом 34 для указания, что адресная шина не содержит адреса блока 49 оперативной памяти. Сигнал М1 генерируется узлом 34 для указания, что это не является операцией по счи0 тыванию кода операции.

Выходной регистр данных 20, выходной

регистр 18 управления и выходной счетчик

28 адреса соединены с системной шиной 13

через инвертирующие шинные формирова5 тели 23,21 и 24 соответственно.

Данные помещаются в эти выходные регистры по байту за один раз. Эти выходные регистры адресуются процессорным узлом 34. Регистр 20 может быть загружен со стоСигналы на загрузку выходных регистров генерируются путем декодирования соответственных адресных линий и комбинирования их с управляющими сигналами от узла 34.

Регистр 20, не включая паритетность, составлен из восьми мульТиплексорных регистров 741S298. Регистр 20 загружается с помощью декодеров адреса 33, как обозначено следующим булевым выражением: Разрешающий сигнал ENBLOX М1. MREQ. АО. At. А2.АЗ. А4, А8. А9. AID. All.

Приведенные булевы выражения представляют логику работы декодеров адреса 33. Входными сигналами для декодеров 33 являются адресные сигналы с АО по А15 и сигналы М1, MREQ, IORQ, WR и RD процессорного узла 34;: .

Декодеры 33 генерируют логические управляющие сигналы, которые управляют логическими элементами системного устройства б управления. Мультиплекеор- ные регистры загружаются по два за один раз (байт за один раз) по тактовым сигналам CKDTBO, CKDTB1, CKDTB2 и CKDTB3.

CKDTBO CKDTB1 CKDTB2

ENBLOX А12 А13 А14 А15 ENBLOX A12 А13А14А15

ENBLOX А12 А13 А14 А15 CKDTB2 ENBLOX A12 A13 A14 Al5

Сигнал BPfpOT выбирает выход блока 47 памяти тестов или выход таймеров 45. Булево выражение для сигнала BPTDOT таково: ; - . - - .- .-. :-. . :

(А8. А9. А10. А11. А12. А13. IORQ. M1 + +TODRWST).

Сигналы процессорного узла 34 означают следующее. М1 вместе с MREQ означает, что. это не операция по считыванию кода операции MREQ означает, что на адресной шине нет адреса; пригодного для операций считывания или записывания в память.

Ш5 означает, что узел 34 имеет необходимость в считывании данных из памяти или некоторого устройства ввода-вывода. .

WR указывает, что шина данных узла 34 удерживает данные, пригодные для запоминания в адресуемой ячейке памяти или ячей- ке ввода-вывода.,

IORQ. M1 означает, что это не адрес устройства ввода-вывода или цикл считыва ния кода операции узла 34. Сигнал TODRWT означает пересылку времени дня таймера 45 на системную шину 13 через регистр 20.

Для загрузки регистра 20 сигнал MYDTCK от таймера 45, означающий пересылку времени дня, или сформированный узлом 34 сигнал BP2MDT, генерирует параллельные тактовые сигналы с CKDTBO no CKDTB3.

Булево выражение для сигнала ВP2MDT таково:

(А8. А9. АТО. А11. А12. А12. А13. IORQ.M1). Регистр 18 составлен из двух регистров 74LS273, регистра 74LS174 и регистра 74LS374. v .,-,- /.1/;,:: - ;-: -;- ; - Регистры тактируются соответственно сигналами с СКСМВО по СКСМВЗ. Булевые выражений таковы: ; . ; - СКСМВО ENBLOX A12.A13.A14.A15 СКСМВ1 ENBLOX Т. А13. А14. Al5 СКСМВ2 ENBLOX А12. А13. А14.А15 СКСМВЗ ENBLOX А12.А13. AM. A15 Сигнал ТОЗЙВО запирает выход реги- стра 74LS374, тактируемого сигналом СКСМВО во время пересылки времени дня. Сигнал CLRFLP системного сброса устанавливает в исходное состояние остальные три

р еГЙСТра. ,:;-;:-,Гл ..;;.; .:-.-. ..: -....-.,;. -.- .

Регистр 74LS374 хранит значения сигналов: BSYELO. BSBYTE, BSDBPL, BSDBWD, BSSHBC, BSLOCK, ВSWRIT и BSMREF. Во время отсутствия пересылки времени дня эти шинные сигналы поступают непосредственно на шинный формирователь 21. . :

Счетчик 28 включает в себя четыре счетчика 74AS869..

Счетчики имеют четыре режима работы: сброс, уменьшение, загрузка и увеличение. Операция загрузка счетчика инициируется сигналом MYADUP, подаваемым на все четыре счетчика, и сигналами со CKADBO по CKADB3, каждый из которых/подается на соответственный счетчик, Булевыми выра- жёниями являются: .

CKADBO ENBLOX А12. А13. А14. А15

CKADB1 ENBLOX . А13. А14. А15

CKADB2 - ENBLOX А12. А13. А14. А15

CKADB3: ENBLOX A12. A13. A14. A15

Сигнал MYADUP запоминается в регистре 41 для обозначения режима работы загрузка или увеличение. Во время операции начальной загрузки и логического те- стИрования счётчики загружаются сначала по одному байту за раз и затем увеличивают (свое содержание) последовательно с адресным регистром 46, считывающим данные из блока 47 памяти тестов для пересылки на регистр 20.

Тактовый сигнал MYADCK подается на тактовый вход каждого счетчика. Сигнал MYADCK генерируется по задержанному подтверждающему сигналу BSACKR.. Регистр 19 составлен из четырех регистров 74S374. Регистр 29 составлен из четырех регистров 74LS374 и регистр 17 составлен из двух регистров 74LS374, регистра 74LS374 и регистра 74AS823. Регистр

84AS823 принимает восемь сигналов: BSYELO, BSBYTE, BSDBPL, BSDBWD, BSSHBC, BSLOCK, BSWRIT и BSMREF, которые устройство 6 выдает на системную шину 13.

Все перечисленные выше входные регистры загружаются под управлением тактового сигнала MBIPCK, который генерируется при трех условиях.

С регистра 19 информация поступает на блок сравнения 44 во время режима тестирования окружающей среды. Сигналы данных также поступают на мультиплексор 43 для пересылки на шину данных узла 34 побайтно. Выходы мультиплексора 43 становятся активными по сигналу EHBL2X, булево выраже н ие которых таково:

: АО. А1. А2. A3. А4. А8. А9. А10. А11. М1. МЙЕО.

Управление мультиплексора 43 выпол- ня|ется сигналами REGSLO, REGSL1 и REGSL2. Булевы выражения таковы:

REGSLO (ENBL2j lA12.A13.A14.+A12. А13. А15 + А12. А14. А15) + ENBL2X. A15)RD

REGSL1(ENBL2X(A12.A13.A14.+A12. A13) + ENBI2X. A14)RD

REGSL2 (ENBL2X (A12 + A12, A13) + ЁШЕ2Х. A13)RD.

i Четыре регистра, составляющие регистр 29, считываются под управлением сигналов RDD024, RDD025, RDD026 и RDD027, соответственно. Четыре регистра, составляющие регистр 17, считываются под управлением сигналов RDD020, RDD021, RDD022 и RDD023, соответственно. Сигнал MBIPCK тактирует запись адресных сигналов в регистр 29.

Булево выражение для RDD02X, где X изменяется от 0 до 7, таково:

ENBL2X. RD. А12 А13. А14. А15, где воичные

А13. А14. А15 Х.

Процессорный узел 34 заносит адресные байты, байты данных и байты команд в определенные ячейки блока 49 оперативной памяти для дальнейшего использования под управлением программного обеспечения.

Ниже перечислены управляющие сигналы, используемые в качестве части команд, посылаемых по системной шине 13 устройством 6.

5BSYELO (желтый). Этот сигнал, когда имеет истинное значение во время второй половины цикла шины, означает, что сопроводительная пересылаемая информация подверглась коррекции. Следовательно, он

0 обозначает мягкий сбой и указывает, что целесообразно предпринять действия по техническому обслуживанию прежде, чем сбой станет жестким. Этот сигнал применяется запоминающими устройствами 3 на от5 вет считать для указания на ошибку, которая была обнаружена и исправлена.

Этот сигнал, когда имеет истинное значение во время запроса на считывание памяти, квалифицирует запрос считывания.

0 Ответ на истинное значение сигнала BSYELO во время запроса считывания зависит от используемой памяти и адреса.

Когда сигнал BSYELO имеет истинное значение во время команды устройства 6

5 для подсистемы 1, он идентифицирует эту команду как ложный BSMREF, указывая, что адресные линии несут канальный адрес и функциональный код.

BSBYTE (байт). Истинное значение это0 го сигнала означает, что текущая передача является передачей байтами, а не передача словами.

BSDBWD (двойное слово). Этот сигнал и BSDBPL применяются во время запросов

5 считывания для индикации количества слов данных и формата, в каком их следует ожидать от запоминающего устройства 3. Во время циклов запроса считывания сигнал BSDBWD указывает, будет или нет одно или

0 два слова данных находиться на системной шине 13.

При запросах записывания этот сигнал используют совместно с BSAD23, BSBYTE, BSDBPL для идентификации комбинации

5 байтов в 32-битовом операнде, которая должна быть записана в память.

BSDBPL (двойной забор). Этот сигнал применяется совместно с BSDBWD. Во время циклов ответов на считывание BSDBPL

0 указывает, является ли ответ последним или нет запрошенным элементом данных,

BSSHBC (вторая половина шинного цикла). Этот сигнал может либо служить для идентификации второго шинного цикла в ка5 честве ответа на запрос считывания или быть информацией для установки или сброса запрета в сочетании с BSLOCK.

В SLOCK (заНрет). Этот сигнал своим истинным значением означает, что этот цикл

обусловлен состоянием триггера запрета в запоминающем устройстве 3 для указания, что этот цикл либо тестирует и установит, либо сбросит триггер запрета в сочетании с BSSHBC; дл.я синхронизации системных процессов. - V;

BSWRIT (шинное записывание), Истинное значение этого сигнала означает, что эта посылка идет от ведущего устройства к ведомому. Когда пересылку сопровождает ложное значение этого сигнала, ведущее устройство запрашивает информацию от ве- домого; Информация/когда станет доступной, будет отправлена как отдельная

посылка. . , ;.;.-л- ; U .7: :-.. .7:-,.:.v : -.-.

BS.MREF (указатель памяти). Истинное значение этого сигнала означает, что адресные линии несут адрес памяти. Ложное зна- чение этого сигнала означает, что адресные линии содержат канальный, номер и функци- ональный код. ;--ч,- 4; :-/:; -:л::.у..-;;:.. ;, :. :

BSREDL (красный левый). Истинное Значение этого сигнала означает, что сопровождающая передаймая информация является ошибочной. Этот сигнал применяется памятью на ответ считать для указания, что неисправимая ошибка находится в самом лебом возвращённом слове (если возвращено параллельно два слова) или одиночном слове, f :.

BSREDR (красный правый Истинное значение atoro сигнала обозначает, что сопровождающая переданная информация является ошибочной. Этот сигнал применяется памятью на ответ считать для указа- ния, что неисправимая ошибка находится в самом правом возвращеннбм слове (если возвращаются параллельно два слова).

BSLKNC (запрет; цикл без памяти). Этот сигнал имеет смысл лишь во время блокйро- ванных запросов считывания памяти (истинноезначение. BSLQCK). При истинном значении он инструктирует память за- претить запрошенную фактическую one; рацию считывания, но в то же самое время допуская другие операции, ассо- циированные с этим Запросом, к исполнению. Ответ на запрос BSACKR или BSNAKR будет одним и тем же вне зависимости от того, будет ли истинным или ложным значение BSLKNC и будут выполнены установка, очистка и тестирование триггера запрета в запоминающем устройстве 3. Циклическая работа модуля памяти будет запрещена; второй полови- ны шинного цикла не произойдет, и память не перейдет в состояние занята.

BSRINT (возобновить прерывание). Этот сигнал обычно подает подсистема 1 (и

в некоторых случаях может быть подан устройством 6), когда Оказывается вновь в состоянии принимать прерывания. Если один или более предшествующих запросов на прерывания оказались неподтвержденными (NAK), то сами прерывания организуются в очередь (stacked), размещаемую в контроллерах 4 внешних устройств. При обнаружении истинного перехода сигнала BSRlNf эти контроллеры вновь предпримут попытку послать прерывание на подсистему 1 (что может повлечь другой ответ NACK).

Принимающие контроллеры 4 обрабатывают этот сигнал как асинхронный, одна- кб отправитель BSRINT должен быть синхронизирован с циклом системной шины 13, чтобы предотвращалась активизация более одного драйверного источника в каждый данный момент времени на системной шине 13 в системе.

BSR1NT должен оставаться устойчивым не мене 100 не; системное поведение предугадать трудно при переходах неопределенного (fuggy) заднего фронта BSRINT.

&SPWON (питание шины включено). Этот асинхронный сигнал нормально имеет истинное значение, когда все источники энергетического питания находятся в соответствии с требованиями и температура внутри шкафа укладывается в приемлемые рабочие границы. Этот сигнал принимает ложное значение, когда происходит сбой управления питанием, перегрузка, перегрев до красной отметки, и т.п.

Сигнал BSPWQN нормально генерируется устройством 6 в соответствии с информацией, подаваемой устройством 10 управления температурой и электропитанием, но в некоторых случаях может быть возбужден определенными блоками 36 и 35 для симуляции системного восстановления от хозяина питания. Во время перехода питание включено положительно нарастающий фронт BSPWON означает, что мощность питания системы возросла и стала стабильной и предстой системная инициализация, После инициализации устойчивая подача питания означает наличие условий стабильной работы системы. При опознании отказа или состояния питание отключено сигнал BSPWON перейдет к отключено и все контроллеры 4 внешних устройств должны прекратить любой траффик на шине и вЫЬрлнитьЬамоинициализацию, чтобы разрешить подсистемам 1 сохранить системное состояние и восстановительную информацию в запоминающих устройствах 3 (память не должна разрушаться в условиях повторный пуск).

Переход BSPWON к значению ложь должен предшествовать фактической потере стабилизации постоянного/гока минимум на 3,0 мс и Память должна входить в защи- ще нное состояние (не принимаются шинные циклы) за интервал от 2,5 до 3,0 мс спустя момент опознания отказа, чтобы сохранилась информация о состояний системы.

; BSACKR (АСК), Ведомое устройство сйг- на лизируёт ведущему, что оно принимает этО посылку путем перевода этого сигнала в истинное значение.

; ф ВSNАКр (N АК). Вёдомоё.усТройство сигнализирует ведущему, что оно отказывается oi| этой посылки путём перевода этого сигнала к истинному значению,

j В SWAIT (WAIT). Ведомое устройство сигнализирует ведущему, что оно временно отказываетсяот посылки путем перевода эТого сигнала к истинному значению.

BSDCNN (цикл данных). Истинное значение этого сигнала означает, что некоторое конкретное ведущее устройство делает посёлку по системной шине 13. и поместило информацию на системную шину 13 для ис- п|6льзования некоторым конкретным ведомым устройством. Когда этот сигнал имеет ложное значение, системная шина 13 бездействует или Находится между шинными циклами. ; BSMCLR (общий шинный сброс). Этот асинхронный сигнал нормально имеет лож- Ное значение и принимает истинное, когда обнаруживается некоторое системное состояние, которое требует, чтобы системная работа была бы полностью исключена и что- $ы Останов, Повторный пуск или Повторная начальная загрузка были бы Ьыпалнены устройством 6. Источники основного сброса нормально происходят из Последовательности питание включено и кнопки Сброс пульта управления (обе порождаемые устройством 6).

Когда BSMCLR истинен, все устройства на системной шине 13 инициализируются. К тому же устройства, способные это делать, прогоняют свой QLT. Успешные завершения логических тестов завершаются приемом устройством б сигнала BSQLTA.

BSRESQ (квалификатор ответов). Этот сигнал подается совместно с BSACKR для указания запрашивающего шину ведущему устройству, что ведомое устройство признает позывы функциональности и отвечает должным образом.

Три типа запросов могут выбрать следу- щий ответ:

- запросы считать, которые могут привести к второму полуциклу шины при двойном слове (обозначается BSDBWD истина);

- запросы записать , которые предпринимают попытку записать сигналы данных с BSDT16 по BSDT31 (обозначаются BSDBWD - истина),

5- и запросы считать, которые пытаются запереть или отпереть память без цикли- рования ее (обозначаются BSLKNC - истина).

Блок 51 управления запросами включа0 ет в себя управляющую логику для обеспечения устройства 6 управлением над системной шиной 13 и посылки команд или ответов на команду по системной шине 13 на ведомое устройство.

5 Поскольку устройство 6 занимает позицию наивысшего приоритета на системной шине 13, то, если устройство 6 запрашивает доступ к системной шине 13, ему предоставляется следующий цикл сразу же после ис0 течения текущего шинного цикла. Блок 51 сгенерирует сигнал MYDCNN, который поступает на шинные формирователи 23,21 и 24, помещая на системную шину 13 данные, адреса и управляющую информацию. Также

5 блок 51 посылает сигнал BCDCNN по системной шине 13, оповещая все подсистемы, что системная шина 13 находится в пользовании,

Затем блок 51 ожидает один из некото0 рого числа ответов от системной шины 13. Возможные ответы таковы:

5 Блок 51 прекратит этот цикл системной шины 13 и вновь запросит доступ к системной шине 13, если будет принят ответ BSWAIT или BSNAKR или если его ответ BSACKR будет принят после запроса запи0 сать двойное слово.

Блок 51 включает в себя управляющую логику, которая активизируется, когда ожидается вторая половина шинного цикла в ответ на команду считать, посланную уст5 ройством б в запоминающие устройства 3 на подсистему 1 или контроллеры 4. Управляющая логика блока 51 также активизируется, когда шинный цикл содержит шестнадцатиричное число OF в качестве номера канала устройства 6. Вторая половина шинного цикла допускается устройством б, если нет признаков ошибок и подтверждающий ответ BSACKR послан на системную шину 13 устройством 6 для ведущего устрой- 5 ства,

Если допущена вторая половина шинного цикла, то сигналы от регистра режимов управляют увеличением и уменьшением со-. держимого счетчика 28 в зависимости от 10 количества слов, подлежащих пересылке, которое указывает управляющий сигнал BSDBWD.

Устройство 6 акцептирует непредусмотренную команду, если номером канала явля- 15 ется шестнадцатиричное число OF, нет ошибок паритетности, нет второй половины шинного цикла (ложный BSSHBC), шинные адресные сигналы содержат функциональ- ный код и канальный номер (BSMREF ложен) 20 и функциональный код является действенным для устройства 6. Устройство 6 ответит по системной шине 13 подтверждающим сигналом BSACKR, не подтверждающим сигналом BSNAKR или проигнорирует эту команду, ее- 25 ли неправильная паритетность или присутствует запрещенный функциональный код.

Блоки 35 и 36 управления периферийными устройствами прерывают процессорный узел 34 по общей линии прерываний. 30 Узел 34 отвечает на прерывание посылкой сигналов М1 и. IORQ, а также сигналов А14 и А15. Прерывающий блок 35 или 36 отвечает посылкой статуса по шине данных узла 34. Затем узел 34 переходит к подпрограмме в 35 зависимости от статуса для обработки задания. Типичными функциями, исполняемыми по подпрограммам при ответе на статусные сигналы блоков ЗГ- и 36 управления периферийными устройствами, являются: пере- 40 дать буфер пуст , расширить статусное изменение, прием имеющегося символа и специальное условие приема.

Формула изобретения

0

5 0 5

0 5 0

5

0 5

мационный вход-выход системного устройства управления подключен к информационному входу-выходу адаптера консоли, второй информационный вход-выход - к соответствующему информационному выходу-входу устройства ввода-вывода, третий информационный вход-выход - к первому информационному входу-выходу устройства регистрации, четвертый информационный вход-выход - к соответствующему информационному входу-выходу удаленной системы ввода-вывода, пятый информационный вход-выход - к выходу-входу устройства управления температурой и электропитанием, выход значения температуры которого подключен к первому информационному входу системного устройства управления, информационные входы-выходы группы адаптера консоли, информационные входы-выходы группы устройства регистрации и информационные входы-выходы (N + 1)-го устройства шинного интерфейса подключены к общей .системной шине, с первого по двенадцатый выходы системного устройства управления подключены соответственно к управляющим входам с первого по двенадцатый устройства шинного интерфейса, информационный вход-выход, вход признака результата прохождения теста, восьмой выход, четвертый и пятый информационные входы, седьмой, шестой, пятый и девятый выходы, шестой инфор- мационный вход и вход синхронизации устройства шинного интерфейса подключены соответственно к шестому информационному входу-выходу, к второму информационному входу, к третьему информационному входу, к тринадцатому и четырнадцатому выходам, четвертому-седьмому информационным входам и к пятнадцатому и шестнадцатому выходам системного устройства управления, входы-выходы признака запроса которого через системную шину подключены к одноименным входам-выходам устройств шинного интерфейса с первого по М-е, устройство шинного интерфейса содержит входной и выходной регистры управления, входной и выходной регистры данных, входной адресный регистр, выходной счетчик адреса, с первого по четвертый шинные формирователи, с первого по третий приемники, причем с первого по двенадцатый управляющие входы устройства шинного интерфейса подключены соответственно к первому входу режима, к входу установки, к второму входу режима выходного регистра, к информационному входу второго шинного формирователя, к входу записи-чтения входного регистра управления, к входам записи-чтения и синхронизации выходного

;--;. U 3$eVr

211792540 RNHsnaeq : .

регистра данных, к входу режима, счетному входу, синхровхоДу счетчика адреса, к входу записи-чтения входного регистра адреса и к входу записи-чтения входного регистра дан- ных|, синхровход устройства шинного интерфейса подключен к синхровхоДам первого, третьего и четвертого шинных формирова- , информационный вход-выход, первый и второй выходы, первый информационный вход, третий и четвертый выводы, вторЬй-пя- тый йнформационныё входы, пятый-седьмой выходы образуют вход-выход системной шины, Шестой информационный вход, восьмой и девятый выходы устройства тинного интер- фейЬа подключены соответственно к инфор- маЦиоиному входу-выходу выходного регистра управления, к выходам первого и второго шинных формирователей, к вйходу первого приемника, к выходам третьего и четвертого шинных формирователей, к входам второго и третьего приемников; к первому и второму информ зцйойнЫм входа выходного регистра данных, к первому и второму выходам входного регистра данный, к первому выходу выхо дного регистра данных, к информационному входу Счетчика адреса, к выходам входного регистра управ- и входного регистра адреса, выходы выгодного регистра управления и первого преемника, второй выход выходного регистра данных, выходы второго приемника, вы- ход|ного адресного регистра и третьего приемника подключены соответственно к информационным входам первого шинного формирователя, входного регистра управления1, третьего шинного формирователя, входного регистра данных, четвертого шинного, формирователя и входного регистра

10

15

20

25

30

35

адреса.

45

50

55

ном - к ков вам вхо дам ка нач ход инф емо вхо пер пер рий фор .упр под ром тем чет кот ром вы пер фор пер пос онн пам вых го у дек цес чен бло ств вый сис чен ще пер фор тес цио лен и вт мац вхо чер ния мац упр ния фор тов, и вт му

( Ч1

22

0

5

0

5

0

5

0

5

0

5

ному входу декодера адреса, второй выход - к адресным входам первого и второго блоков управления периферийными устройствами, третий выход - к информационному входу адресного регистра и к адресным BXOJ дам блока постоянной памяти команд, блока оперативной памяти и блока памяти начальных данных, информационный вход-выход процессорного узла:подключен к первому информационному входу-выходу первого приемопередатчика, к первому информационному входу-выходу второго приемопередатчика и к первьиу информационным вхбдэм -выходШ первого и второго блоков управления периферийными устройствами, второй и третий информационные входы-выходы первого блока .управления периферийными устройствами подключены соответственно к первому и второму информационным входам-выходам системного устройства управления, третий и четвертый информационные входы-выходы которого подключены соответственно к второму и третьему информационным входам- выходам второго блока управления периферийными устройствами, второй информационный вход-выход второго приемопередатчика подключен к выходу блока постоянной памяти команд и к информационным входам-выходам блока оперативной памяти и блока памяти начальных данных, выход управляющих сигналов процессорного узла подключён к управляющим входам декодера адреса, выход прерывания процессорного узла блока обработки подключен к входам прерывания первогоТгвторого блоков управления периферийными устройствами и к входу прерывания таймера, первый и второй информационные входы системного устройства управления подключены соответственно к первому управляющему входу перЁОго мультиплексора и к первому информационному входу блока формирования результатов прохождения тестов, четвертый, пятый и шестой информационные входы системного устройства управления подключены соответственно к первому и второму входам блока сравнения и к информационному входу второго мультиплексора, вход-выход первого приемопередатчика через локальную шину устройства управления подключен к третьему и седьмому информационным входам системного устройства управления, шестому информационному вхо- ду выходу системного устройства управле: ния, к второму информационному входу блока формирования результата прохождения тестов, к входу-выходутаймера, к выходам первого и второго мультиплексоров, к информационному входу-выходу регистра режима, к четырнадцатому и пятнадцатому выходам систей- нр1ч5 устройства yjft ipideii&yi &&$№ $#&&$: . ногр регистрагШ лйэчен к входу блфка памяти T&ctoic выход которой не й с; тринадцатым вйхбйбм систёцнйгб ус- тройот а управления, выходы первого и, второго блоков управления периферийными уЬтррйстваК й ;объедйн&йы и подключены k etupotfyуправлйющё1му вхЬду пе&1огоЩгп& тйллехсорй, ин«| орма и 1Ннй1Й выход систёмногй;устройства управления и выход блока фо йиро&ания рёёуЛьтатЬ пррхождеййя тестов рбьеДйнены и подкл«6 ёйы к информационным входам первого мультиплексор, вход-выход признака -эди 0

5

проса системного устройства управлёни)я подключен к входу-выходу блока нйя запросами, выход котррогр подключей к 1йё адцато1иу выхщу сиртемйдго уст ЬйсТ: ва управления, выхрды р п нгг|эа и блока сравнения подключены к cootЁётству- ющим входу-выходу режима и к входу призна- , ка разрешения передачи процессорного узла, третий управляющий вход первого Мультиплексора, синхрЪвхбдi niepepro ьтигше)1 сора, управляющий вхбд регистра режима, второй информацйркный вхо/i, efpporo мультиплексора И управляющий вход второго мул ьтип л ексорапЬдкл ючён ы к ср твётст- ву 1рщйм выходам адресного дёкодера, i и

/ i

39

/ v

35

Фиг. 2

.21 №

Y

18

/

Ј

1

w

M

LZ.

j;

4 Э