Способ преобразования перемещения в унитарный код Советский патент 1993 года по МПК H03M1/64 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

Целью изобретения является повышение разрешающей способности преобразования перемещения в унитарный код.

На фиг. 1 представлена структурная схема устройства для осуществления способа преобразования перемещения в унитарный код; на фиг. 2 - структурная схема блока задержки временных интервалов; на фиг. 3 - структурная схема формирователя компенсационного сигнала; на фиг. 4 - структурная схема формирователя импульсов грубого отсчета; на фиг. 5 - структурная схема формирователя выходного кода; на фиг. 6 - структурная схема дифференцирующего элемента; на фиг. 7 и 8 - временная диаграмма работы устройства при положительном и отрицательном направлении перемещения соответственно; на фиг. 9 - временная диаграмма работы блока задержки временных интервалов.

Устройство для осуществления способа содержит генератор 1 высокочастотного сигнала, формирователь 2 опорного сигнала, фазовращатель 3, нуль-орган 4, фазовый дискриминатор 5, блок 6 задержки временVI

Ч Р1

ел ел

ных интервалов, формирователь 7 компенсационного сигнала, формирователь 8 импульсов грубого отсчета, формирователь 9 выходных кодов, формирователь 10 импульсов точного отсчета, триггеры 11 и 12. Формирователь 10 содержит триггер 13, дифференцирующий элемент 14 и элемент 15 И.

Блок б задержки временных интервалов (фиг. 2) содержит реверсивный счетчик 16, триггеры 17 и 18, элементы 19, 20 И-НЕ, инвертор 21.

Формирователь 7 компенсационного сигнала (фиг. 3) содержит инверторы 22 и 23, дифференцирующие элементы 24 и 25, элемент 26 И, элемент 27 И-НЕ, элемент 28 ИЛИ-НЕ. реверсивный счетчик 29. Формирователь 8 импульсов грубого отсчета (фиг. 4) содержит реверсивный счетчик 30, триггер 31, элемент 32 И-НЕ и инвертор 33, Формирователь 9 выходного кода (фиг. 5) содержит инверторы 34 и 35, элементы 36, 37 2И-2ИЛИ-НЕ. Дифференцирующий элемент 14 (фиг. 6) содержит триггеры 38 и 39, элемент 40 ИСКЛЮЧАЮЩЕЕ ИЛИ.

Устройство работает следующим обра

зом.

Генератор 1 формирует высокочастотные сигналы (фиг. 7, 8, 9, а). В формйровате

ле 2 производится деление по частоте импульсов генератора 1 и выделяется первая гармоническая составляющая низкочастотного сигнала, которая является опорным сигналом, поступающим на входфазовращателя 3. В фазовращателе 3 происходит преобразова- ние перемещения в фазовый сдвиг между фазным выходным сигналом фазовращателя 3 и его входным опорным сигналом. Нуль- орган 4 формирует прямоугольные импульсы (фиг. 7, 8, б) из фазного выходного сигнала фазовращателя 3. Фронты выходных сигналов нуль-органа 4 совпадают с моментами перехода через нуль фазного ;игнала. В триггере 11 (фиг. 7, 8, г) фронты ыходных сигналов нуль-органа 4 синхрони- с ируются импульсами генератора 1. В фазо- FOM дискриминаторе 5определяется модуль и знак фазового сдвига между фазным сигналом с выхода триггера 11 (фиг. 7, 8, г) и компенсационным сигналом с выхода триггера 12 (фиг. 7, 8, д). Модуль фазового сдвига формируется в фазовом дискриминаторе 5 в виде импульса (фиг. 7, 8, л, фиг. 9, б), длительность которого соответствует временному интервалу между передними фронтами фазного и компенсационного сигналов с выходов триггеров 11 и 12. Знак фазового сдвига формируется в виде единичного или нулевого сигнала (фиг. 7, 8, к) в зависимости от того, отстает или опере

0

5

0

5

0

5 0 5

0

5

жает по фазе фазный сигнал по отношению к компенсационному сигналу. Импульс, соответствующий модулю фазового сдвига, с выхода фазового дискриминатора 5 поступает на вход блока 6 и открывает элемент 19 И-НЕ для прохождения импульсов генератора 1 на суммирующий вход реверсивного счетчика 16 (фиг. 9, в). По заднему фронту импульса фазового дискриминатора 5, инвертированного инвертором 21 (фиг. 9, г), триггер 17 блока 6 (фиг. 9, д) и триггер 31 формирователя 8 (фиг. 7, 8, м) устанавливаются в единичное состояние. Открывается элемент 20 и выходные импульсы генератора 1 поступают на вычитающий вход реверсивного счетчика 16 (фиг. 9, ж). При нулевом значении кода реверсивный счетчик 16 формирует импульс (фи. 9, з), по которому производится сброс триггера 17. Триггером 18 вырабатывается сигнал (фиг. 9, е), задержанный на один период по отношению к выходному сигналу триггера 17.

Реверсивный счетчик .29 вырабатывает компенсационный сигнал, непрерывно суммируя импульсы, сформированные элементом 24 по срезам импульсов генератора 1. Прямой и инвертированный инвертором 23 сигналы знака фазового сдвига поступают на первые управляющие входы элементов 26 и 27, на вторые управляющие входы которых поступает выходной сигнал триггера 18 блока 6, длительность которого соответствует модулю фазового сдвига. На выходах элементов 26 и 27 формируются импульсы, соответствующие передним фронтам импульсов генератора 1. Число импульсов на выходе каждого из элементов 26 и 27 соответствует модулю фазового сдвига, а наличие импульсов на выходе одного из этих элементов определяется знаком фазового сдвига. Выходные импульсы элементов 26 и 27 поступают соответственно на суммирующий и вычитающий входы реверсивного счетчика 29, сдвигая по фазе компенсационный сигнал с выхода старшего разряда реверсивного счетчика 29 в сторону устранения рассогласования между ним и фазным сигналом с выхода триггера 11. Выходной сигнал реверсивного счетчика 29 синхронизируется в триггере 12 импульсами генератора 1.

По заднему фронту импульса фазового дискриминатора 5, прошедшего через ин- вертор21 блока 6, выходной код счетчика 16 переписывается в счетчик 30 со сдвигом на один разряд в сторону старших разрядов. При этом триггер 31 устанавливается в единицу (фиг. 7, 8, м) и открывается элемент 32 для прохождения импульсов со второго выхода генератора 1. Выходные импульсы элемента 32 поступают на вычитающий вход реверсивного счетчика 30 и через инвертор 33 - на выход формирователя 8. При нулевом значении кода реверсивный счетчик 30 формирует импульс, по которому производится сброс триггера 31 (фиг. 7, 8, м). В результате длительность выходного импульса триггера 31 вдвое превышает длительность выходного импульса фазового дискриминатора 5 и сдвинут относительно его по фазе. В зависимости от знакового сигнала с выхода фазового дискриминатора 5 (фиг. 7, 8, к) выходные импульсы формирователя 8 коммутируются элементами 36 и 37 формирователя 9 на одну или другую выходные шины устройства (фиг. 7, о, фиг. 8, н), в результате чего осуществляется преобразование временных интервалов в унитарный код грубого отсчета. Число импульсов с выхода формирователя 8 вдвое превышает число квантов рассогласования между фазным и компенсационным сигналами.

Формирователь 10 предназначен для формирования дополнительных импульсов точного отсчета с соответствующим знаком перемещения и уменьшенной вдвое их ценой по сравнению с ценой импульсов унитарного кода грубого отсчета. Триггер 13 устанавливается в единицу или ноль (фиг. 7, 8, в) в зависимости от совпадения фиксированного значения фазного сигнала (Фронта выходного импульса нуль-органа 4) с импульсами и паузами высокочастотного сигнала генератора 1. На выходе триггера 13

формируется знак перемещения точного отсчета. Выходной сигнал триггера 13 синхронизируется в триггере 38 сигналом с второго выхода генератора 1 (фиг. 7, 8, и) и сдвигается на один такт в триггере 39. Выходные

сигналы триггера 38 (фиг. 7, 8,е) и триггера 39 (фиг. 7,8, ж) поступают на входы элемента 40 ИСКЛЮЧАЮЩЕЕ ИЛИ, на выходе которого формируются импульсы (фиг. 7, 8, з), соответствующие фронтам синхронизированного сигнала триггера 13. Из этих импульсов элементом 15 И формируются импульсы, равные по длительности выход ным импульсам генератора 1. В зависимости от знакового сигнала с выхода триггера

13 (фиг. 7,8, в) выходные импульсы элемента 15 И коммутируются элементами 36 и 37 формирователя 9 на соответствующие выходные шинь устройства (фиг. 7, н, фиг, 8, о), при этом происходит суммирование доюлнительных импульсов точного отсчет0 фор мирователя 10 с унитарным кодом грубого отсчета. В результате разрешающая способность способа треобразования перемещения в унитарный код увеличивается

вдвое.

Изобретение относится к автоматике и вычислительной, технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью повышения разрешающей способности в способе преобразования перемещения в. унитарный код, основанном на формировании высокочастотного сигнала, формировании опорного сигнала делением по частоте высокочастотного сигнала, преобразовании перемещения в фазовый сдвиг между фазным и опорным сигналами, формировании компенсационного сигнала, определении знака фазового сдвига между фазным и компенсационным сигналами, формировании модуля фазового сдвига в виде последова-0 тельности временных интервалов, юреобра- зовании .временных интервалов в унитарный код грубого отсчета, периодическом сдвиге по-фазе компенсационного сигнала до устранения рассогласования между ним и фазным сигналом, по совпадению фиксированного значения фазного сигнала с импульсами и паузами высокочастотного сигнала, формируют дополнительные импульсы точного отсчета с соответствующим знаком перемещения и уменьшенной вдвее их ценой по сравнению с ценой импульсов унитарного кода грубого отсчета, формируют выходной код суммированием дополнительных импульсов точного отсчета с унитарным кодом грубого отсчета. 9 ил.

Формула изобретения Способ преобразования, перемещения в унитарный код, основанный на формировании высокочастотного сигнала, формировании опорного сигнала делением по частоте высокочастотного сигнала, преобразовании переме- щения в фазовый сдвиг между фазным и опорным сигналами, формировании компенсационного сигнала определении знака фазового сдвига между фазным и компенсационным сигналами, формировании модуля фазового сдвига в виде последовательности временных интервалов, преобразовании временных интервалов в унитарный код грубого отсчета, периодическом сдвиге по фазе компенсационного сигнала до устранения рассогласования между ним и фазным сигналом, отличающийся

тем, что, с целью повышения разрешающей способности преобразования, задерживают компенсационный сигнал на несколько периодов высокочастотного сигнала, синхронизируют фазный и компенсационный сигналы высокочастотным сигналом для формирования модуля фазового сдвига, по совпадению фиксированного значения фазного сигнала с импульсами и паузами высокочастотного сигнала формируют дополнительные импульсы точного отсчета с соответствующим знаком перемещения и уменьшенной вдвое их ценой по сравнению с ценой импульсов унитарного кода грубого отсчета, формируют выходной код суммированием дополнительных импульсов точного отсчета с унитарным кодом грубого отсчета,

ФигЛ

Фиг. 5

lS9S6a

1795551

V . S . -f 6

л

7// S/, Т -L . x s.s ,-- .-1-

л

////s // f,, ... ;:.;; ;--v хг-vv xxxxxxxxv

тЬ.б.

j.r -ZL&tJtl

JL-&yss/Ј.