Устройство коммутации Советский патент 1993 года по МПК H03K17/00 

fe

Изобретение относится к области автоматики и вычислительной техники и может быть эффективно использовано при организации коммутации блоков вычислительной системы.

Целью изобретения является повышение надежности схемы коммутации структурных блоков вычислительной системы.

На чертеже представлена структура предлагаемого устройства коммутации.

Устройство коммутации содержит группу из Nlog2N-BxoflOBbix сдвиговых регистров 1, выход 2 каждого (кроме последнего) из которых подключен на вход последующего, при этом выход каждого i сдвигового регистра заведен на вход выборки адреса 1-го мультиплексора 3 (,N). выходы 4 которых являются выходами схемы устройства коммутации. Кроме того, вход 5 первого сдвигового регистра является входом загрузки адреса (шиной адреса) и входом дешифратора 6, выходы -7 которого скоммутированы со входами N-входового регистра, реализованного на триггерах со счетными входами 8, i-й выход 9 которого связан с первым входом 1-го двухвходового элемента И 10, а второй вход 1-го элемента И подключен к 1-ой информационной шине 11 устройства коммутации (,IM), при этом выход каждого элемента И является входом блока 1 свертки по модулю два 12, выход которой 13 является первым сигналом ошибки схемы устройства коммутации, причем выходы устройства коммутации заведены на входы блока 2 свертки по модулю два

14. выход которого подключен к инвертору

15. при этом выход инвертора 16 является вторым сигналом ошибки устройства коммутации.

Рассмотрим работу устройства комму- тации в системном режиме. На вход 5 последовательно поступают адреса настройки мультиплексоров 3, которые за N тактов сдвига заносятся во все сдвиговые регистры 1. В течение каждого такта с помощью де- шифратора б и регистра, реализованного на триггерах со счетными входами 8 происходит формирование признака изменения чет- ности относительно числа повторения каждого адреса, заносимого в сдвиговые ре- гистры. После окончания N-ro такта сдвига на информацйонные входы каждого 1-го (,N) мультиплексора 3 поступает входная информация по шине 11. которая в зависимости от кода адреса, подаваемого на адресный вход с 1-го сдвигового регистра коммутируется на выходы схемы коммутации 4. При этом сигнал, поступающий на любой вход устройства коммутации 11 будет участвовать в формировании сигнала на вы

0

0

5 5 0 5

0 5 0

5

ходе блока 1 свертки по модулю два 13 один раз, если он проходит через нечетное число мультиплексоров 3 (и не проходит на блок 12, если через четное число раз). Таким образом, группа из N элементов И формирует вектор, четность которого соответствует четности выходного вектора устройства коммутации при различных информационных потоках адресов и данных. Блоки 1 и 2 свертки по модулю два (12 и 14) являются формирователями сигналов ошибки устройства коммутации (сигналы 13 и 16), При нормальной работе устройства коммутации на выходах 13 и 16 формируются взаимнопро- тивоположные сигналы 0, 1 либо 1, 0, что обеспечивается с помощью инвертора 15. Случай, когда на выходах 13 и 16 имеет место равенство сигналов является признаком ошибки в схеме коммутации (см. стр. SIS- SI в книге К.Г.Самофалов, А.М.Романке- вич, В.Н.Валуйский, Ю.С.Каневский, М.М.Пиневич Прикладная теория цифровых автоматов. К.: Выща школа, 1987).

Таким образом, технико-экономическая эффективность заявляемой схемы коммутации по сравнению с прототипом определяется повышенной надежностью за счет обнаружения ошибок нечетной кратности.

С наибольшей эффективностью можно использовать заявляемую схему коммутации для организации взаимодействия различных блоков вычислительных систем.

Формула изобретения

Устройство коммутации, содержащее группу соединенных последовательно сдвиговых регистров, вход первого из которых соединен с шиной адреса, и группу мультиплексоров, выходы которых являются выходами устройства коммутации, отличающееся тем, что, с целью повышения надежности работы, введены 1од2./ 1-входовой дешифратор (N - число входов устройства коммутации), входы которого подключены к шине адреса, при этом выходы дешифратора соединены с входами N-входового регистра, выполненного на триггерах со счетными входами, i-й выход которого соединен с первым входом i-ro двухвходового элемента И (.N), а второй вход i-ro элемента И подключен к i-й информационной шине устройства коммутации, к которой подключены также соответствующие входы мультиплексоров, адресный вход каждого из которых соединен с выходом соответствующего сдвигового регистра, при этом выход каждого элемента И соединен с входом первого блока свертки по модулю два. а выходы устройства коммутации подключены к входам второго блока свертки по модулю два, выход которого соединен с входом

51802404 6

инвертора, при этом выход первого блока являются соответственно выходными шина- свертки по модулю два и выход инвертора ми первого и второго сигналов ошибки.

Цель: повышение надежности. Сущность изобретения; устройство коммутации содержит: NJog2N-BxoflOBbix сдвиговых регистров (1), N выходов сдвиговых регистров (2), NN-входовых мультиплексоров (3), N выходов устройств коммутации (4), 1 вход загрузки адреса (5), ИодгМ-входовой дешифратор (6), N выходов дешифратора (7), 1 N-входовой регистр, реализованный на триггерах со счетными входами (8). N выходов регистра, реализованного на триггерах со счетными входами (9), 1 группу из N двух- входовых элементов И (10), N входов устройства, коммутации (11), 2 блока свертки по модулю два (12, 14), 1 выход блока свертки по модулю два (13), 1 инвертор (15), 1 выход инвертора (16). 1 ил.