Устройство для программного управления Советский патент 1993 года по МПК G05B19/18 

памяти кодов адресов, второй элемент И 17, третий элемент И 18, четвертый счетчик 19 импульсов, первый элемент 4 И 20, второй элемент 4 И 21, четвертый элемент И 22, первый элемент НЕ 23, пятый элемент И 24. третий дешифратор 25, второй элемент НЕ 26. Группа входов старших разрядов блока t памяти программ контроля соединена с разрядными выходами первого счетчика 2, группа входов младших разрядов-с соответствующими разрядными выходами второго счётчика 3 импульсов, вход счета которого соединен с выходом генератора 4 импульсов. Первая группа выходов блока 1 памяти программ контроля соединена с первой группой входов блока 5 сравнения, вторая группа входов которого соединена с группой выходов блока 6 мультиплексора, управляющие входы которого соединены с соответствующими разрядными выходами второго счетчика 3 импульсов, группа информационных входов является первой группой информационных входов устройства. Вторая группа информационных выходов блока 1 памяти программ контроля подключена к группам информационных входов первого 7 и второго 8 буферных регистров и программируемого таймера 9, третья группа информационных выходов блока 1 памяти программ контроля соединена с группами информационных входов третьего буферного регистра 10. Соответствующие разрядные выходы второго счетчика 3 импульсов соединены с группой информационных входов.первого дешифратора 11, выход переноса второго счетчика 3 импульсов подключен к счетному входу счетного триггера 12, выход которого под ключей к входу установки в ноль третьего счетчика 13 импульсов. Счетный вход последнего соединен с выходом первого элемента И 14, первый вход которого подключен к выходу блока 5, второй вход- к выходу первого дешифратора 11. Группа информационных входов первого счетчика 2 импульсов соединена с группой входов второго дешифратора 15 и с группой выходов блока 16 памяти кодов адресов, выход второго дешифратора 15 соединен с первым входом второго элемента И 17, второй вход которого соединен с выходом первого дешифратора 11. Выход второго элемента И 17 подключен к входу предварительной записи первого счетчика 2 импульсов, счетный вход которого подключен к выходу третьего элемента И 18, шина m младших адресных разрядов блока памяти кодов адресов сое- дина с второй группой входов устройства, группы q старших адресных разрядов блока памяти кодов адресов подключена к группе

выходов первого буферного регистра 7, q+1- й старший адресный разряд блока памяти кодов адресов соединен с выходом переполнения четвертого счетчика 19 импульсов

и с первыми входами первого 20 и второго , 21 элементов 4 И. Вход записи первого буферного регистра 7 подключен к выходу первого дешифратора 11, вторые входы первого 20 и второго 21 блоков элементов 4 И,

0 первый вход четвертого элемента 2 И 22,

входы записи второго буферного регистра 8

. и блока регистров 10 соединены с выходом

первого дешифратора 11. Первый выход

второго регистра 8 подключен к второму

5 входу четвертого элемента И 22, второй выход - к второму входу третьего элемента И 18, а третий выход - к входу разрешения считывания второго дешифратора 15. Выход четвертого элемента И 22 соединен с

0 входом предварительной записи программируемого таймера 9, выход которого под- . ключей к третьим входам первого 20 и второго 21 элементов 4 И через первый элемент НЕ 23 соединен с первым входом пя5 того элемента И 24. Разрядные выходы третьего счетчика 13 импульсов подключе- . ны к соответствующимм информационным входам третьего дешифратора .25, выход которого подсоединен четвертому входу пер0 вого элемента И 20 и через второй элемент НЕ 26 соединен с четвертым входом второго элемента 4 И 21, выход которого соединен со счетным входом четвертого счетчика 19 импульсов. Первый вход третьего элемента

5 и 18 соединен с выходом первого элемента 4 И 20,второй вход пятого элемента И 24 ; соединен со счетным входом программируемого таймера 9, группа выходов третьего буферного регистра 10 соединена с группой

0 выходов устройства.

. Устройство для программного управления работает следующим образом.

Исходное состояние. При включении питания на выходах всех элементов устрой5 ства устанавливается нулевая информация, .за исключением первого 23 и второго 26 элемента НЕ, дешифратора 15, программируемого таймера 9 и четвертого счетчика 19, на выходе которых присутствует единица.

0 При этом в рассматриваемом интервале времени на выходе генератора 4 импульсов присутствует ноль.

Для рассмотрения работы устройства в исходном состоянии принято на m младших

5 адресных разрядах блока 16 памяти кодов адресов и на его выходах присутствует нулевая информация. Сигналы состояния агрегатов объекта имеют нулевое значение и на выходе блока 6 мультиплексоров присутствует нулевая информация. Считывание информации с дешифратора 15 разрешается нулем,

В таком состоянии находится устройство до появления первого импульса на выходе генератора 4 импульсов. При появлении первого импульса (как и последующих) на выходе генератора 4 импульсов он поступает на второй вход пятого элемента И 24, одновременно записывается в двоичный счетчик 3 импульсов и в виде параллельного двоичного счетчика 3 на К младших разрядов блока 1 памяти программ контроля, на К адресных входов блока б мультиплексоров, на К информационных входов первого дешифратора 11, который формируется по первому импульсу генератора 4 импульсов первый тактовый импульс ТИ 1, поступающий на второй вход второго элемента И 17, на второй вход первого элемента И 14 и на вход записи первого регистра блока регистров 10.

Наличие двух единиц на входе элемента И 17 приводит к появлению на его выходе единицы, которая, поступая на вход предварительной записи первого счетчика 2, записывает в него информацию (в данном случае нулевую) с выхода блока 16 памяти кодов адресов, т.е. подтверждая исходное состояние первого счетчика 2. Наличие нулевой информации на выходе первого счетчика 2 определяет нулевую область памяти блока 1 памяти программ контроля, в которой любому значению К младших адресных разрядов соответствует нулевая информация на ее выходах. Одновременно по данному адресу блоком 6 мультиплексоров подключается к второму входу блока-5 сравнения первая группа сигналов состояния. Количество разряде в группе равно количеству разрядов, поступающих на первый вход блока 5 сранения с первой зоны выходов блока 1 памяти программ контроля. В данном случае асе сигналы состояния первой группы имеют нулевые значения, поэтому на выходе блока 5 сравнения появляется единица, которая поступает на первый вход первого элемента И 14, и на выходе его появляется единица, которая поступает на счетный вход третьего счетчика 13 и записывается в него. Параллельный двоичный код с выхода счетчика 13 поступает на вход третьего дешифратора 25,на выходе которого появляется единица только при наличии на его входе двоичного параллельного кода, десятичное значение которого равно К. Во всех остальных случаях на выходе третьего дешифратора 25 присутствует ноль. При появлении первого импульса и вплоть до K-1-ro импульса информация на выходе третьего дешифратора 25 не изменяется.

По тактовому импульсу ТИ 1 переписывается первая группа сигналов управления (выходныхсигнэлов)в первый регистр блока регистров 10 из третьей зоны данны блока 1 памяти программ контроля. В данном случае (условно принятом) значение данных нулевое. При пропадании тактового импульса ТИ 1 в паузе исходная информация остается на всех оставшихся элементах. В таком со0 стоянии находится устройство до появления второго импульса на выходе генератора 4. При появлении второго импульса на выходе генератора 4 импульсов формируется второй тактовый импульс ТИ 2, поступающий

5 на вход записи первого регистра 7, на второй вход первого элемента И 14 и на вход записи второго регистра блока регистров 10. Наличие на входе записи первого регистра 7 единицы разрешает запись в него

0 информации (в данном случае нулевой) из второй зоны блока 1 памяти программ контроля, т.е. подтверждает исходное состояние первого регистра 7. Одновременно по новому адресу блоком б мультиплексоров

5 подключается к второму входу блока 5 сравнения вторая группа сигналов состояния. В данном случае сигналы состояния второй группы и выходные сигналы первой зоны блока 1 памяти программ контроля имеют

0 нулевое значение, поэтому на выходе блока 5 сравнения появляется единица, которая поступает на первый вход первого элемента И 14, на выходе которого появляется единица, поступающая на счетный вход третьего

5 счетчика 13, и записывается в него. На выходе счетчика появляется двоичный параллельный код с десятичным значением два, т.е. на выходе дешифратора 25 информация не изменяется. По тактовому импульсу ТИ 2

0 переписывается вторая группа сигналов управления (выходных сигналов) первой зоны данных блока 1 памяти программ контроля 1 во второй регистр блока регистров 10. В данном случае значение выходных сигналов

5 нулевое. Состояние остальных элементов исходное до прихода третьего импульса с генератора 4, При появлении третьего импульса формируется третий тактовый импульс ТИ 3. поступающий на вход записи

0 второго регистра 8, на второй вход первого элемента И 14 и на вход записи третьего регистра блока регистров 10.

Наличие на входе записи второго регистра 8 единицы разрешает запись в него

5 информации из второй зоны данных блока 1 памяти программ контроля по данному адресу (в рассматриваемом случае - нулевой информации), т.Ј. подтверждает исходное состояние второго регистра 8. Одновременно по этому адресу блоком 6 мультиплексоров подключается к второму входу блока 5 сравнения третья группа сигналов состояния. В данном случае сигналы состояния третьей группы и выходные сигналы первой зоны данных блока 1 памяти программ контроля по данному адресу имеют нулевое значение, поэтому на выходе блока 5 сравнения появляется единица, которая поступает на первый вход первого элемента И 14, на выходе которого появляется единица, поступающая на счетный вход третьего счетчика 13, и записывается в него. На выходе счетчика появляется двоичный параллельный код с десятичным значением три, т.е. на выходе дешифратора 25 информация не изменяется. По тактовому импульсу ТИ 3 переписывается третья группа сигналов управления (выходных сигналов) третьей зоны данных блока 1 памяти программ контроля в третий регистр блока регистров 10. В данном случае значение выходных сигналов нулевое. Состояние остальных элементов исходное до прихода четвертого импульса с генератора А. При появлении четвертого импульса формируется четвертый тактовый импульс ТИ 4, поступающий на второй вход элемента И 22. Поскольку на первом входе этого элемента присутствует ноль, то на входе предварительной записи программируемого таймера 9 тоже ноль и информация из второй зоны данных блока 1 памяти программ контроля в программируемый таймер не записывается, т.е. на его выходе исходное значение. Одновременно по этому адресу блоком 6 мультиплексоров подключается к второму входу блока 5 сравнения четвертая группа сигналов состояния, В данном случае сигналы состояния третьей группы и выходные сигналы первой зоны данных блока 1 по данному адресу имеют одинаковое нулевое значение, поэтому на выходе блока 5 сравнения появляется единица, которая поступает на первый вход первого элемента И 14, на выходе которого появляется единица,поступающая на счетный вход третьего счетчика 13, и записывается в него. На выходе счетчика появляется двоичный параллельный код с десятичным значением четыре, т.е. на выходе дешифратора 25 информация не изменяется. По тактовому импульсу ТИ 4 переписывается четвертая группа сигналов управления (выходных сигналов) третьей зоны данных блока 1 памяти в четвёртый регистр блока регистров 10. В данном случае значение выходных сигналов нулевое. Состояние остальных элементов исходное до прихода К импульса, при этом по каждому такту происходит сравнение блоком 5 следующих групп сигналов состояния с информацией по этому адресу из

первой зоны данных блока 1 памяти, запись каждой последующей единицы в третий счетчик 13. Кроме того, по каждому последующему тактовому импульсу переписывается

очередная группа сигналов управления третьей зоны данных блока 1 памяти в очередной регистр блока регистров 10. Значение переписываемых сигналов нулевое. Состояние остальных элементов исходное

0 после каждого последующего тактового импульса. При появлении К-импульса с генератора 4 формируется К-тактовый импульс ТИ К, поступающий на второй вход первого элемента И 14, на вход записи К-ro регистра

5 блока регистров 10, на вторые входы первого и второго элементов 4И 20, 21. Блоком б мультиплексоров подключается к- второму входу блока 5 сравнения К-группа сигналов состояния. В данном случае сигналы состо0 яния К-группы и выходные сигналы первой зоны данных блока 1 памяти по данному адресу имеют нулевое значение, поэтому на выходе блока 5 сравнения появляется единица, которая поступает на первый вход

5 первого элемента И 14, на выходе которого появляется единица, поступающая на счетный вход третьего счетчика 13, и записывается в него. На выходе счетчика появляется двоичный параллельный код с десятичным

0 значением К и на выходе третьего дешифратора 25 информация изменяется с нуля на единицу, При этом на четвертом входе первого элемента 4И 20 появляется единица. В это время на остальных входах первого эле5 мента 4И 20 присутствуют единицы, следовательно, и на его выходе присутствует также единица, которая поступает на первый вход третьего элемента И 18, выход которого соединен со счетным входом пер0 вого счетчика 2. На втором входе третьего элемента И 18 присутствует ноль, поэтому в первый счетчик 2 информация не записывается и содержимое его останется исходным. Четвертый вход второго элемента 4И

5 21 соединен с выходом третьего дешифратора 25 через второй инвертор 26, поэтому на этом входе присутствует ноль, а на выходе этого элемента информация остается исходной (нулевой).

0

Таким образом за К импульсов проверяются все сигналы состояния агрегатов управления, заполняются все регистры блока регистров 10, подтверждается исходная ин5 формация во всех остальных регистрах и в первом счетчике 2. При поступпении(К+1)-го импульса второй счетчик 3 и третий счетчик 13 обнуляются (происходит их переполнение), а при следующем импупьсе с гемератб- ра 4 импульсов весь процесс повторяется.

Уг. фпиг.гчм нл-р.Ш ПГ.я п рпжимр гпмпкон

рО/1Ч И 010ПНОГ.ТИ К p, fJOTfJ.

Нспи в процессе его работы происходи г не сравнение информации сигналов состояния и выходных сигналов первой зоны данных блока 1 памяти блоком 5 сравнения по одному или нескольким тактовым импульсам ТИ, то в этом случае третий счетчик 13 при К-импульсе имеет на выходе информацию, десятичное значение которой меньше К, т.е. на выходе третьего дешифратора 25 будет ноль, что ведет, к появлению на четвертом входе второго элемента А И 21 единица, а следовательно, на его выходе и на счетном входе четвертого счетчика 19 тоже единица, которая записывается в этот счетчик. Если несравнение блоком 5 сравнения не случайное, а непрерывное, то после (ТИК) нескольких полных циклов ТИ, например ТИК, на выходе четвертого счетчика 19 появляется ноль, свидетельствующий об отказе. При этом на первых входах первого 20 и второго 21 элементов 4И будет ноль, что ведет к блокировке прохождения через них сигналов, предотвращению возможного переполнения третьего счетчика 19 и к сбросу отказа. Одновременно сигнал отказа в виде нуля приходит на (q+1)-u адресный разряд блока 15 памяти кодов адресов, который блокирует прохождение каких-либо режимов по адресным разрядам блока памяти кодов адресов извне.

Отработка заданной программы. Если в младших адресных m разрядах блока 16 памяти извне появляется информация, отличная от нуля и имеющая наивысший приоритет, то совместно с остальными адресными разрядами q и q+1 образуется входное адресное слово. В данном случае приоритет определяет нулевая информация выхода первого регистра 7. По данному адресу на выходе блока 16 памяти кодов адресов формируется код, который поступает на информационные входы первого счетчика 2 и на адресные входы второго дешифратора 15. Так как в исходном состоянии на входе разрешения считывания информации второго дешифратора 15 присутствует ноль, то на выходе его появляется единица, предусмотренная по данному адресу, которая поступает на первый вход второго элемента И 17, при поступлении ТИ 1 на входе предварительной записи первого счетчика 2 появляется импульс и происходит запись информации с выхода блока 16 памяти кодов адресов в первый счетчик 2, являющейся начальным адресом первой программы,

С выхода первого счетчика 2 п разрядов и с выхода второго, счётчика 3 К разрядов образуют адресное слово, в котором двоич ЮР. число п К р;э фядах нолряспэог от 0 до 21 пориоди есм1 и при ТИ 1 значения его равно единице. По данному начальному адресу происходит запись информации из 5 третьей зоны данных блока 1 памяти программ контроля в первый регистр блока регистров 10, проверка первой группы сигналов состояния объекта блоком 5 сравнения и в случае совпадения запись едини0 цы в третий счетчик 13, а в случае несовпадения записи нет. Данное состояние сохраняется до появления ТИ 2, по которому происходит запись информации из третьей зоны данных блока 1 памяти про5 грамм контроля во второй регистр блока регистров 10, проверка второй группы сигналов состояния объекта блоком 5 сравнения и в случае совпадения запись единицы в третий счетчик 13, а в случае несовпадения

0 записи нет. Формируется во второй зоне данных двоичное число для первого регистра 7 с информацией о том, что идет первый режим и разрешены второй режим после прохождения первого и запись этого числа

5 по ТИ 2 в первый регистр 7, после чего изменяется код адреса на входе блока 16 памяти кодов адресов и на его выходе появляется код с нулевой информацией. В результате на выходе второго дешифратора 15

0 появляется ноль, блокируя повторную запись информации в первый счетчик 2 в процессе выполнения данной программы. Данное состояние элементов устройства сохраняется до появления ТИ 3, по которому

5 происходит запись информации из третьей зоны данных блока 1 памяти программ контроля во второй регистр блока регистров 10, проверка третьей группы сигналов состояния объекта блоком 5 сравнения и в случае

0 совпадения запись единицы в третий счет- чик 13, а в случае несовпадения нет записи, формирование во второй зоне данных двоичного числа для второго регистра 8 и запись в него этой информации. При этом на

5 первом выходе второго регистра 8 появляется единица, по которой разрешается предварительная запись информации в программируемый таймер 9 по ТИ 4 через четвертый элемент И 22, на втором выходе

0 второго регистра 8 появляется единица, по которой разрешается прохождение сигнала с первого элемента 4И 20 через третий элемент И 18 на счетный вход первого счетчика 2, изменяющего содержимое счетчика 2 на

5 единицу, что соответствует переходу к еле- 1 дующему шагу текущей программы. На третьем выходе второго регистра 8 появляется единица, запрещающая считывание информации с второго дешифратора 15. Данное состояние сохраняется до появления Т1/1 4, по которому происходит запись информации из третьей зоны данных блока 1 памяти программ контроля в четвертый регистр блока регистров 10, проверка четвертой группы сигналов состояния объекта блоком 5 сравнения и в случае совпадения запись единицы в третий счетчик 13, а в случае несовпадения нет записи, формирование во второй зоне данных двоичного числа для программируемого таймера 9 и запись в него этой информации. При этом информация может быть записана и нулевая, подтверждающая начальное состояние программируемого таймера. Программируемый таймер 9 работает на вычитание. В случае записи в него ненулевой информации на выходе программируемого таймера 9 появляется ноль. При этом на третьих входах первого 20 и второго 21 элементов 4И присутствует ноль, который блокирует переход к следующему шагу и блокирует запись неисправности в четвертый счетчик 19. Одновременно через первый элемент НЕ 23 к первому входу элемента И 24 приходит единица, разрешающая прохождение от генератора 4 импульсов на счетный вход программируемого таймера 9. После исте чения заданного времени на выходе программируемого таймера 9 появляется единица и при появлении тактового импульса ТИ в первый счётчик 2 записывается единица, изменяя тем самым адрес по старшим п разрядам, переходя к следующему шагу. Далее процесс повторяется до окончания заданной программы. В последнем шаге программы из второй зоны блока 1 памяти программ контроля во второй регистр 8 записывается нулевая информация, которая блокирует прохождение на счетный вход первого счетчика 2 импульсов и разрешает считывание информации из второго дешифратора 15.

В таком состоянии устройство находится до появления нового кода на младших m адресных разрядах блока 16 памяти кода адресов. При поступлении адресного кода m второй программы процесс работы устройства повторяется.

Условный переход отличается от новой программы тем, что изменение адресного кода m на входе блока 16 памяти кодов адресов может произойти во время отработки программы.

При этом предварительно перед поступлением адресного кода m (момент поступления кода известен, но он может поступить, а может не поступить) во второй регистр 8 записывается ноль, который с третьего выхода этого регистра разрешает

считывание информации с второго дешифратора 15.

Второй дешифратор 15 выполнен на ППЗУ, в котором только заданным по входу кодам на выходе этого дешифратора соответствует единица, а всем остальным кодам - нули.

Формула изобретения

Устройство для программного управления, содержащее блок памяти программ контроля, группа входов старших разрядов которого соединена с разрядными выходами первого счетчика импульсов, группа входов

младших разрядов - с соответствующими разрядными выходами второго счетчика импульсов, вход счета которого соединен с выходом генератора импульсов, первая группа выходов блока памяти программ контроля соединена с первой группой входов блока сравнения, вторая группа входов которого соединена с группой выходов блока мультиплексоров, управляющие входы которого соединены с соответствующими разрядными выходами второго счетчика импульсов, а группа информационных входов является первой группой информационных входов устройства, содержащего также третий и четвертый счетчики импульсов, блок памяти

кодов адресов, элементы И и два элемента И, отличающееся тем, что, с целью расширения области применения путем обеспечения перехода к следующему шагу программы по событию и по времени, дополнительно введены три дешифратора, три буферных регистра, программируемый таймер, три элемента, счетный триггер, два элемента НЕ, вторая группа информационных выходов блока памяти программ контроля

подключена к группам информационных входов первого и второго буферных регистров и программируемого таймера, третья группа информационных выходов блока памяти программ контроля соединена с группами информационных входов третьего буферного регистра, соответствующие разрядные выходы второго счетчика импульсов соединены с группой информационных входов первого дешифратора, выход переноса

второго счетчика импульсов подключен к счетному входу счетного триггера, выход которого подключен к входу установки в О третьего счетчика импульсов.счетный вход которого соединен с выходом первого элемента И, первый вход которого подключен к выходу блока сравнения, второй вход - к выходу первого дешифратора, группа информационных входов первого счетчика импульсов соединена с группой входов второго дешифратора и с группой выходов

блока памяти кодов адресов, выход второго дешифратора соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого дешифратора, выход второго элемента И подключен к входу предварительной записи четвертого счетчика импульсов, счетный вход которого подключен к выходу третьего элемента И, шины m младших адресных разрядов блока памяти кодов адресов соединена с второй группой входов устройства, группы q старших адресных разрядов блока памяти кодов адресов подключена к группе выходов первого буферного регистра. (р+1)-й старший адресный разряд блока памяти кодов адресов соединен с выходом переполнения пятого счетчика импульсов и с первыми входами первого и второго элементов 4И, вход записи первого буферного регистра подключен к выходу первого Дешифратора, вторые входы первого и второго блоков элементов И.первый вход четвертого элемента И, входы записи второго буферного регистра и блока регистров соединены с выходом : дешифратора, первый выход второго регистра подключен к второму входу четвертого элемента И, второй выход - к второму входу третьего элемента И, а третий выход - к входу разрешения считывания второго дешифратора, выход четвертого элемента И соединен с входом предварительной записи программируемого таймера, выход которого подключен к третьим входам первого и второго элементов 4И и через первый элемент НЕ соединен с первым входом пятого элемента И, разрядные выходы третьего счетчика импульсов подключены к соответствующим информационным входам треть- его дешифратора, выход которого

подсоединен к четвертому входу первого элемента 4И и через второй элемент НЕ соединен с четвертым входом второго элемента 4И, выход которого соединен со счетным входом пятого счетчика импульсов,

первый вход третьего элемента И соединен с выходом первого элемента 4И, второй вход пятого элемента 1И - со счетным входом программируемого таймера, группа вы- ходов третьего буферного регистра

соединена с группой выходов устройства.

Изобретение относится к автоматике, а именно устройствам для программного управлений агрегатами дискретного действия. Целью изобретения является расширение области применения путём перехода к следующему шагу программы по событию и по времени. Блок памяти совместно с регистром, дешифратором и элементом И формирует начальный адрес по сигналам режимов и условных переходов. В таймер записывается требуемое на каждом шаге значение времени, которое переписывается в счётчик шагов. С выхода Счетчика код начального адреса подается на старшие адресные разряды блока памяти. На младшие адресные Изобретение относится к автоматике, а именно к устройствам для программного управления агрегатами дискретного действия. Целью изобретения является расширение области применения путем обеспечения перехода к Следующему шагу программы По событию и времени. На чертеже представлена блок-схема предложенного устройства для программного управления. разряды блока памяти подается параллельный код с выхода счетчика. Непрерывно меняющийся трехразрядный код осуществляет непрерывную выборку информации по трем выходным шинам блока памяти. Одновременно с выдачей байта команд управления на регистр формируется байт сигналов управления и байт сигналов состояния. На выходе мультиплексора формируется байт текущего значения сигналов состояния. По истечении времени шага начинается сравнение последовательно восьми байтов сигналов состояния с выхода мультиплексора и с выхода блока памяти по второй шине. При совпадении на блоке сравнения подряд восьми байттекущего значения сигналов состояния с заданным принимается решение перехода на следующий шаг и происходит увеличение информации в счетчике шагов на единицу. В случае несравнения одного из байт принимается решение повторного контроля. При четырехкратном несовпадении формируется отказ, поступающий на старший адресный разряд первого блока памяти. На третьей шине блока памяти формируются служебные слова, которые используются для управления устройством совместно с тактовыми импульсами дешифратора. 1 ил. Схема содержит блок 1 памяти программ контроля, первый счетчик 2 импульсов, второй счетчик 3 импульсов, генератор 4 импульсов, блок 5 сравнения, блок 6 мультиплексоров, первый буферный регистр 7, второй буферный регистр 8, программируемый таймер 9, третий буферный регистр 10, первый дешифратор 11, счетный триггер 12. третий счетчик ФЗ импульсов, первый элемент И.14, второй дешифратор 15, блок 16 00 о vj Ј чэ