Функциональный аналого-цифровой преобразователь Советский патент 1993 года по МПК H03M1/62 

Изобретение предназначено для использовании в приборостроении,управляющих и информационно-измерительных системах.

Целью изобретения является расширение области применения за счет большей информативности выходных функций..

На фиг.1 представлена схема предлагаемого устройства; на фиг,2 - схема одного яруса конвейера предлагаемого устройства; на фйг.З - схема логической схемы предлагаемого устройства.

Предлагаемое устройство содержит счетчик 1, дешифратор 2, логическую схему 3, постоянное запоминающее устройство 4, сумматор-вычитатель 5, буферный регистр 6, масштабный усилитель 7, аналоговый конвейер 10, 11, 12, 13,...,1N, каждый ярус конвейера содержит компаратор 9, аналоговые инверторы 30, 41, ключи 31, 32, цифровой инвертор 42, аналоговые сумматоры 43, 44, аналоговые сумматоры содержат резисторы с номиналом R 33,37,35, 39, резисторы с номиналом 2R 34, 36, операционные усилители 40, 38, логическая схема содержит дизъюнктор 8, конъюнкторы 20, 21,...,2N, вход начального установа (н.у.) соединен со входами сброса счетчика 1 и буферного регистра 6, вход синхронизации устройства С соединен со счетным входом счетчика 1 и входом строба записи буферно- .го регистра 6, информационный входы устройства X и Y соединены со входами первого яруса конвейера - блока 10, выходы блока 10 соединены со входами второго яруса конвейера - блока 11 и т.д., выходы & ,|г,Јз,Ј4, ...,Јп , блоков 10. 11, 12, 13,...,1N соединены со входом логической схемы 3, вход управления логической схемы 3 соединен с выходом дешифратора 2, вход

00

о о ел со

которого соединен с выходом счетчика 1 и входом постоянного запоминающего устройства 4, выход постоянного запоминающего устройства 4 соединен со входом сумматора-вычитателя 5, со вторым входом которого соединен выход буферного регистра 6, вход которого соединен с выходом сумматора-вычитателя 5, который является выходом устройства, вход установки режима сложение/вычитание сумматора-вычитателя 5 соединен с выходом логической схемы 3, в каждом ярусе конвейера вход yi соединен с резистором 33, ключом 32, аналоговым инвертором 30 и компаратором 9, причем в четных ярусах конвейера вход yl соединен с положительным входом компаратора, а в нечетных ярусах вход yi с отрицательным входом компаратора, второй вход компаратора 9 заземлен, вход xi каждого яруса конвейера соединен с ключом 31, аналоговым инвертором 41, резистором 35, выход компаратора 9 соединен с цифровым инвертором 42, входом управления ключа 32 и выходом яруса конвейера, выход цифрового инвертора 42 соединен со входом управления ключа 31, выход аналогового инвертора 41 соединен со входом ключа 31, выход аналогового инвертора 30 соединен со входом ключа 32, выход ключа 31 соединен с резистором 34, выход ключа 32 соединен с резистором 36, резисторы 33, 34 включены входными сопротивления операционного усилителя 38, а резистор 37 - сопротивление его обратной связи, что образует аналоговый сумматор 43, резисторы 35, 36 - входные сопротивления операционного усилителя 40, а резистор 39 - сопротивление его обратной связи, что образует аналоговый сумматор 44, выход ум соединен с выходом аналогового сумматора 43, а выход хн-1 соединен с выходом аналогового сумматора 44, усилители 38,40 включены в инвертирующем режиме с заземленным неинвертирующим входом, входы конъюнкто- ров 20, 21,....2N соединены с выходами дешифратора 2 и выходами fi, |а.,.... Јп , ярусов конвейера, выходы конъюнкторов 20, 21.....2N соединены со входами дизъюнктора 8, выход которого соединен со входом установки режима сложение/вычитание сумматора-вычитателя 5, значение - arctg(Y/X) снимается с выхода сумматора-вычитателя 5, а с выхода масштабного усилителя 7, соединенного с выходом хн-1 последнего яруса конвейера снимается значение

VXM-Y2

Устройство работает следующим образом. При поступлении входных напряжений

0

5

0

5

0

5

0

5

0

5

X и Y на входы первого яруса конвейера начинается формирование значений Јi , §2 , ..., Јп, на выходах компараторов, входящих в состав каждого яруса конвейера. Итерационные уравнения, описывающие этот процесс, имеют следующий вид:

|i

sign Јi sign yi

Реализация этих итерационных уравнений обеспечивается при помощи аналоговых сумматоров 43, 44. Номиналы резисторов 33,37, 35,39, входящих в состав этих сумматоров, - R, а номиналы резисторов 34, 36 - 2R, что обеспечивает передачу напряжения, поступающего на вход резисторов 33, 35 с коэффициентом 1, а напряжения, поступающего на вход резисторов 34, 36, - с коэффициентом 1 /2. Переменная § вводится в каждый ярус конвейера при помощи ключей 31, 32 и аналоговых инверторов 41, 30. Переключение ключа 31 обеспечивает подачу на вход аналогового сумматора либо xi либо -xi, что и требуется в соответствии с итерационными уравнениями. Переключение ключа 31 осуществляется . по сигналу, формируемым цифровым инвертором 42. Это обеспечивает формирование знака минус в итерационном уравнении:

Ј|2ЧХ1

Переключение ключа 32 обеспечивает введение значения Јj в итерационное уравнение:.

.

Значение переменной § в итерационных уравнениях, используемых для вычисления функции арктангенса, принимается +1, -1. Однако, на выходе компаратора 9 . знак yi кодируется 0,1, что можно рассматривать как закодированные значения Јi , истинное значение которых получается в результате переключения ключей 31, 32.

Значения переменной § , формируемой конвейером, представляют собой промежуточный этап в процессе формирования функции арктангенса. Окончательное значение искомого цифрового кода формируется в процессе композиции, выполняемой в цифровой части устройства в соответствии с уравнениями:

01+1 0 t+ Јi arctg

Выборка эталонных констант из постоянного запоминающего устройства 4 осуществляется путем адресации постоянного запоминающего устройства кодом счетчика 1..Этот же код счетчика управляет логической схемой 3, обеспечивающей выдачу зна- чений, Јi соответствующим эталонной константе, т.к. по. времени этапы ДР...ОМПОзиции и композиции разнесены и выполняются независимо. Логическая схема 3 обеспечивает выдачу через конъюнктор 21 и дизъюнктор 8 значение § с тем же номером i, что и arctg2 . Параметр i принимает значения 0,1,2,...,п-1 и изменяется по тактовым сигналам, поступающим на вход синхронизации С. Накапливающий сумматор образован сумматором-вычитателем 5 и буферным регистром 6. В буферном регистре 6 хранится текущее значение суммы, которое складывается с эталонной константой, выбираемой из постоянного запоминающего устройства 4, или эта константа вычитается из текущей суммы, в зависимости от значения § , поступающего на вход управления режимом сложение/вычитание из логической схемы 3.

Наряду с формированием на выходе сумматора 5 результата аналого-цифрового преобразования - функции -arctg(Y/X) на выходе хм последнего яруса конвейера в процессе декомпозиции формируется значение

K VX2+Y2 ,

имеющее аналоговую форму представления. Коэффициент К носит название коэффициента деформации вектора и наличие деформации вектора и является источником названия метода псевдоповорот, т.к. поворот сопровождается деформацией вектора. Коэффициент деформации равен

К

УГЬЙ (1 )

1

и его влияние устраняется при помощи масштабного усилителя 7, включаемого на выходе последнего яруса конвейера. Ф о р м у л а и з о б р е т е н и я 1. Функциональный аналого-цифровой преобразователь, содержащий блок вычислений в виде последовательно соединенных счетных ячеек, счетчик, вход сброса которого является шиной начальной установки, счетный вход является тактирующей шиной и объединен с входом синхронизации буферного регистра, а выход соединен с входами дешифратора и постоянного запоминающего устройства, выход которого соединен с первым информационным входом сумматора-вычитателя, второй информационный вход и выход которого соединены соответственно с выходом и информационным входом буферного регистра, отличающийся тем, что, с целью расширения области применения за счет большей информативности выходных функций, в него введены масштабирующий уси- 5 литель и логический блок, а каждая счетная ячейка выполнена на двух ключах, первом и втором аналогичных сумматорах, цифровом инверторе, двух аналоговых инверторах и компараторе, выход которого соединен че0 рез цифровой инвертор с управляющим входом первого ключа и непосредственно - с управляющим входом второго ключа, первый вход первого ключа объединен с первым входом второго аналогового

5 сумматора, входом первого аналогового инвертора и является первым входом счетной ячейки, вторым входом которой являются , первые входы соответственно компаратора, первого аналогового сумматора и второго

0 ключа и вход второго аналогового инвертора, выход которого и выход первого аналогового инвертора подключены к вторым входам соответственно второго и первого ключей, выходы которых соединены соот5 ветственно с вторыми входами соответственно второго и первого аналоговых сумматоров, выходы которых являются соответственно первым и вторым выходами счетной ячейки, дополнительным выходом

0 которой является выход компаратора, второй вход которого является шиной нулевого потенциала, причем первый выход последней счетной ячейки соединен с входом масштабного усилителя, выход которого

5 является первой выходной шиной, дополнительные выходы счетных ячеек подключены к соответствующим первым входам логического блока, второй вход и выход которого соединены соответственно с выходом де0 шифратора и управляющим входом сумматора-вычитателя, выход которого является второй выходной шиной, первой и второй входными шинами являются соответственно первый и второй входы первой счетной

5 ячейки, вход сброса буферного регистра соединен, с шиной начальной установки.

2. Преобразователь по п. 1, о т л и ч а ю- щ и и с я тем, что логический блок выполнен в виде группы элементов И и элемента ИЛИ,

0 выход которого является выходом блока первыми входами которого являются пер- . вые входы элементов И группы, вторые входы которых объединены и являются вторым входом блока.

Изобретение предназначено для осуществления ввода аналоговой информации, при котором кодирование сопровождается вычислением функции.арктангенса. Устройство может найти применение в приборостроении, управляющих и информационно-из- мерительных системах. В устройстве решается задача расширения области применения за счет большей информативности выходных функций. Для этого в устройство, содержащее счетчик, дешифратор, сумма- тор-вычитатель, цифроаналоговый преобразователь, постоянное запоминающее устройство, буферный регистр и блок вычислений на счетных ячейках, введены логический блок и масштабирующий усилитель, а каждая счетная ячейка блока вычислений выполнена на двух аналоговых инверторах, двух аналоговых ключах, цифровом инверторе, двух аналоговых сумматорах и компараторе. 1 з.п. ф-лы, 3 ил.