УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ВВОДОМ ИНФОРМАЦИИ Советский патент 2006 года по МПК G06F13/00 

Изобретение относится к области вычислительной техники, в частности, к устройствам сопряжения датчиков с ЦВМ и может быть использовано при проектировании инерциальных навигационных систем и инерциальных курсовертикалей.

Наиболее близким к изобретению по технической сущности и достигаемому результату является устройство для ввода аналоговых величин в цифровую вычислительную машину, описанное в авт. св. №708341, содержащее преобразователь напряжения в частоту, выход которого через счетчик соединен со входом преобразователя кода в частоту, преобразователь напряжения в код, выход которого соединен со входом преобразователя параллельного кода в последовательный, преобразователь последовательного кода в параллельный, выход которого соединен со входом преобразователя кода в напряжение, причем входы преобразователей кода в частоту, параллельного кода в последовательный и кода в напряжение являются соответственно первым, вторым и третьим выходами устройства, генератор эталонного напряжения, генератор эталонной частоты, блок сравнения, пороговый блок, три переключательных элемента и два аналоговых ключа, причем первый вход устройства и выход преобразователя кода в напряжение через первый переключательный элемент соединен со входом преобразователя напряжения в частоту, второй вход устройства и выход генератора эталонного напряжения через второй переключательный элемент соединены со входом преобразователя напряжения в код, третий вход устройства и выход преобразователя параллельного кода в последовательный через третий переключательный элемент соединены со входом преобразователя последовательного кода в параллельный, первый и второй входы блока сравнения через первый и второй аналоговые ключи соответственно соединены с выходами генератора эталонной частоты и преобразователя кода в частоту соответственно, а выход блока сравнения через пороговый блок соединен с четвертым выходом устройства.

Недостатком устройства является малая глубина контроля, обусловленная проверкой преобразователей цифрового кода при одном фиксированном значении кода.

Цель изобретения - повышение глубины контроля за счет введения поразрядной проверки преобразования кода.

Поставленная цель достигается тем, что в устройство, содержащее преобразователь последовательного кода в параллельный, преобразователь параллельного кода в последовательный, счетчик, переключательный элемент, причем выход преобразователя параллельного кода в последовательный является первым выходом устройства, а вход преобразователя последовательного кода в параллельный через переключательный элемент соединены с первым входом устройства и выходом преобразователя параллельного кода в последовательный, дополнительно введены регистр единицы, вычитающее устройство, регистр контрольного числа, мультиплексор, регистр, дешифратор нулевого состояния, схема И, схема ИЛИ, схема сравнения, триггер, причем выход регистра единицы соединен с первым входом вычитающего устройства, второй вход которого соединен с первым выходом преобразователя последовательного кода в параллельный, а выход соединен с первым входом мультиплексора, второй вход которого подключен в первому выходу преобразователя последовательного кода в параллельный, третий вход подключен к выходу регистра контрольного числа, а выход подключен к первому входу регистра, выход которого подключен ко входам преобразователя параллельного кода в последовательный и дешифратора нулевого состояния, второй выход преобразователя последовательного кода в параллельный подсоединен к первым входам счетчика и схемы ИЛИ, выход счетчика подсоединен ко второму входу схемы сравнения, первый вход которой подключен к выходу регистра контрольного числа, а выход подключен ко второму входу схемы И, выход которой является вторым выходом устройства, второй вход устройства подключен ко вторым входам счетчика, схемы ИЛИ, к четвертому входу мультиплексора и первому входу триггера, выход схемы ИЛИ подключен ко второму входу регистра, выход дешифратора нулевого состояния подключен к первому входу схемы И и второму входу триггера, выход которого подключен к пятому входу мультиплексора и управляющему входу переключательного элемента.

Устройство для ввода аналоговых величин в цифровую вычислительную машину содержит преобразователь 1 последовательного кода в параллельный, регистр 2 единицы, вычитающее устройство 3, регистр 4 контрольного числа, мультиплексор 5, регистр 6, преобразователь 7 параллельного кода в последовательный, дешифратор 8 нулевого состояния, схему 9 сравнения, схему 10 И, счетчик 11, схему 12 ИЛИ, триггер 13, переключательный элемент 14.

Работа устройства возможна в двух режимах: в рабочем режиме и режиме контроля. В рабочем режиме переключательный элемент 14 соединяет первый вход устройства с входом преобразователя 1. Последовательный код, поступающий на первый вход устройства, преобразуется преобразователем 1 в параллельный. При приеме кода преобразователь 1 выделяет импульс записи, по которому происходит запись кода в потребитель. Параллельный код по сигналу записи через мультиплексор 5 перезаписывается в регистр 6. Код, записанный в регистр 6, преобразуется преобразователем 7 в последовательный и поступает на первый выход устройства.

Тестовая проверка и выработка сигнала "Исправность" происходит в режиме контроля. По сигналу "Контроль", поступающему на второй вход устройства происходит обнуление счетчика 11 и триггера 13. Поэтому же сигналу мультиплексор 5 коммутирует вход регистра 6 с выходом регистра 4. Код по сигналу "Контроль", проходящему через схему 12 на второй вход регистра 6, переписывается из регистра 4 в регистр 6.

Элемент 14 в соответствии с состоянием триггера 13 подключает выход преобразователя 7 к входу преобразователя 1.

Код N_o преобразуется преобразователем 7 в последовательный и через элемент 14 поступает в преобразователь 1, где преобразуется в параллельный. Преобразователь 1 при приеме кода выделяет импульс записи. Код N_o поступает в устройство 3, где он уменьшается на единицу, поступающую на первый вход устройства 3 из регистра 2. Мультиплексор 5 в соответствии с нулевым состоянием триггера 13 коммутирует выход устройства 3 с входом регистра 6. Код N_o-1 переписывается в регистр 6 и далее проходит тот же цикл обращения, что и код, и опять уменьшается на единицу. Импульсы записи, поступающие с выхода преобразователя 1, считаются счетчиком 11.

После того, как количество обращений кода станет равным N_o, содержимое регистра 6 станет равно 0. Это зафиксирует дешифратор 8, выдаст сигнал нулевого состояния, который переводит триггер 13 в единичное состояние.

Триггер 13 отключит выход преобразователя 7 от входа преобразователя 1. В счетчике 11 при исправной работе преобразователей запишется число N_o. Схема 9 сравнивает содержимое регистра 4 и счетчика 11 и в случае равенства кодов выдает сигнал равенства кодов. Схема 10 по сигналу нулевого состояния от дешифратора 8 и сигналу равенства кодов от схемы 9 сформирует сигнал "Исправность" на втором выходе устройства.

Применение изобретения позволит путем незначительный аппаратурных затрат проводить автономный тестовый контроль работоспособности входящих в устройство блоков и формировать сигнал "Исправность".

Изобретение относится к области вычислительной техники и может быть использовано при проектировании инерциальных навигационных систем и инерциальных курсовертикалей. Устройство содержит два регистра, дешифратор, счетчик, триггер, два коммутатора, элемент И. Устройство дополнительно снабжено двумя преобразователями кода, вычитателем, элементом ИЛИ. Техническим результатом является увеличение глубины контроля. 1 ил.

Устройство для управления вводом информации, содержащее первый регистр, выход которого соединен с первым входом схемы сравнения, второй регистр, выход которого соединен с входом дешифратора, счетчик, триггер, два коммутатора, элемент И, отличающееся тем, что, с целью повышения надежности, в него введены два преобразователя кода, вычитатель, элемент ИЛИ, причем первый вход устройства соединен с первым входом вычитателя, выход которого соединен с первым входом первого коммутатора, выход которого соединен с первым входом второго регистра, выход которого через первый преобразователь кода соединен с первым выходом устройства и первым входом второго коммутатора, второй вход которого соединен с вторым входом устройства, выход второго коммутатора соединен с входом второго преобразователя кода, первый выход которого соединен с вторыми входами вычитателя и первого коммутатора, третий вход которого соединен с выходом первого регистра, второй выход второго преобразователя соединен с входом счетчика и через элемент ИЛИ с вторым входом второго регистра, третий вход устройства соединен с входами элемента ИЛИ и триггера, четвертым входом первого коммутатора и через последовательно соединенные счетчик, схему сравнения и элемент И с вторым выходом устройства, выход дешифратора соединен с входом элемента И и через триггер с пятым входом первого коммутатора и с третьим входом второго коммутатора.