ДВОИЧНО-ДЕСЯТИЧНОЕ СУММИРУЮЩЕЕ УСТРОЙСТВО Советский патент 1968 года по МПК G06F7/50 

Двоично-десятичное суммирующее устройство может быть использовано в специализированной и универсальной ЭЦВМ, когда для вычисления используется таблица результатов, записанная в постоянной памяти.

Известны двоично-десятичные суммирующие устройства с использованием таблиц результатов.

Предложенное двоично-десятичное суммирующее устройство содержит схему управления с формирователями последовательности управляющих сигналов, регистр первого операнда, выполненный по схеме двоично-десятичного реверсивного счетчика, регистр второго операнда, схему коррекции первого операнда с триггером переноса и со схемой модификаций по «+1 регистра первого операнда и запоминающее устройство, содержащее таблицы сложения - вычитания, и отличается тем, что выход первого формирователя последовательности управляющих сигналов соединен со входом клапана, второй вход которого соединен с единичным выходом триггера переноса, а выход - со входом элемента «ИЛИ, второй вход которого соединен через клапан с выходом второго формирователя последовательности и единичным выходом триггера первого двоичного разряда регистра второго операнда. Выход элемента «ИЛИ соединен с первыми входами клапанов модификации, вторые входы

которых соединены соответственно с выходами источников сигнала «Сложение и «Вычитание схемы управления, а выходы клапанов соединены соответственно со входами счета по

«+1 и «-1 регистра первого операнда. Выход третьего формирователя последовательности управляющих сигналов соединен с пусковым входом схемы возбуждения адресов запоминающего устройства, входы первого-седьмого разрядов этой схемы соединены соответственно с источником сигнала «Вычитание, единичными выходами второго-четвертого разрядов регистра второго операнда и второго - четвертого разрядов регистра первого операнда. Единичные выходы усилителей считывания первого - четвертого разрядов запоминающего устройства соединены через клапаны с единичными входами триггеров второго-пятого разрядов

регистра первого операнда. четная четырехразрядная ячейка таблицы запоминающего устройства содержит двоично-десятичный код результата сложения определенной пары одноразрядных четных десятичных чисел без

младшего двоичного разряда, а каждая нечетная ячейка - результат вычитания без младшего разряда.

На чертел е представлена блок-схема описываемого устройства.

Устройство содержит схему управления /, регистр // первого операнда, регистр /// второго операнда, схему IV коррекции первого операнда и запоминающее устройство У (регистр // выполнен как пятиразрядный реверсивный десятичный счетчик).

Цепи приема операндов в регистры // и /// и соединения выходов схемы переноса реверсивного счетчика / со входами триггеров 2-6 на чертеже не показаны.

Схема работает следующим образом.

Перед операцией первое слагаемое (уменьшаемое) принимается в первый-четвертый разряды регистра //, второе слагаемое (вычитаемое) - в регистр ///. Сигнал запуска с источника 7 запускает цепочку последовательно включенных элементов задержки 8-//, формирующих временную диаграмму устройства, и поступает на клапан 12. Если от предыдущей операции в триггере 13 переноса осталась единица переноса (занять), то сигнал с клапана 72 поступает на гашение триггера 13 и через элемент 14 «ИЛИ - на входы клагганов 15 и 16.

При сложении по сигналу «Сложение с источника 17 выполняется добавление «-(-Ь в регистр и, при вычитании по сигналу «Вычитание с источника 18 выполняется вычитание «--1 из регистра //.

Затем происходит коррекция первого операнда по значению первого двоичного разряда второго операнда. Сигнал с выхода элемента задержки 8 через клапан 19 опрашивает триггер 20 первого разряда регистра /// и через элемент 14 «ИЛИ и один из клапанов 15 или 16 поступает на вход счета по «-f-l или «-I регистра //. Сигнал с выхода элемента задержки 9 поступает на вход схемы 21 возбуждения адресов, формирующей адрес ячейки результата.

Перед появлением кода на выходе усилителей считывания 22-25 сигнал с выхода элемента задержки 10 гасит содержимое второго-четвертого разрядов регистра //. Прочитанный код принимается в триггеры 2-6 регистра // через клапаны 26-29 по сигналу с источника 30 сигнала приема результата. В триггер 6 принимается разряд переноса результата, в триггер 5-2 - разряды 8, 4, 2 результата в коде 8421. Первый разряд в коде результата отсутствует, так как при сложении (вычитании) четных чисел этот разряд всегда равен нулю. После приема кода по сигналу с элемента задержки // содержимое триггера 6 (разряд переноса) через клапан 31 заносится в триггер 13 переноса. В разрядах 1-4 (триггеры 2-5) регистра // оказывается результат в коде 8421, в триггере 13 переноса остается единица переноса (занять), которая учитывается при сложении (вычитании) следующих по весу десятичных разрядов операндов.

Пример 1. 9-|-7. От предыдущего сложения осталась единица переноса.

До обращения к таблице в регистре первого операнда выполняются следующие действия: а) 9-) (10000), т. е. добавляется единица переноса;

б) 10+1 11 (10001), т. е. добавляется единица младшего двоичного разряда второго слагаемого (7).

При обращении к таблице формируется адрес:

000 011 О

признак сложения

четвертый, третий, второй разряды второго слагаемого

четвертый, третий, второй разряды первого слагаемого.

В ячейке по этому адресу находится код ООП, т. е. код результата от сложения 0+6 6 (00110) без младшего двоичного разряда. Код из таблицы принимается в предварительно погашенные пятый-второй разряды регистра первого слагаемого, причем пятый разряд регистра перед приемом кода не гасится. Таким образом, после занесения кода ООП в регистр первого слагаемого, содержащий код 10001, последний будет содержать код 10111, т. е. код результата от сложения 9+7+ единица переноса.

Пример 2. 7 - 9. От предыдущего вычитания осталась единица «занять.

До обращения к таблице в регистре первого операнда выполняются следующие действия:

а) (00110), т. е. вычитается единица «занять ;

б) (00101), т. е. вычитается младший двоичный разряд вычитаемого (9).

Обращение к таблице происходит по адресу

010 100 1

признак вычитания

четвертый, третий, второй разряды вычитаемого

четвертый, третий, второй разряды уменьшаемого.

В этой ячейке находится результат вычитания 4 - (10110) без младшего двоичного разряда, т. е. код 1011. Этот код принимается

в пятый-второй разряды регистра первого операнда, в результате в этсм регистре устанавливается код 10111, т. е. результат от вычитания 7-9-единица «занять. Единица в нятом разряде кода lOlll учитывается при вычитании следующей пары разрядов чисел в качестве единицы «занять.