УСТРОЙСТВО для ПРОВЕРКИ СХЕМ СОЕДИНЕНИЙ Советский патент 1969 года по МПК G06F11/14 G01R31/04 

Предложенное устройство относится к области контрольно-измерительной техники.

Известное устройство для ироверки схем Соединений но основному авт. св. № 182405 содержит блок унравления, адресный регистр, коммутатор, усилитель, схему сравнения и блок иамяти, Причем в качестве многовходового фиксирующего элемента использована ферритовая матрица, обмотки за1писи которой через сопротивления подключены к контрольным точкам проверяемого изделия, адресные обмотки подсоединены к адресного регистра, а обмотка считывапия соединена с усилителем на входе схемы сравнения.

Однако при проверке схем соединений с большим количеством контролируемых точек, соединенных в единые цепи, например точ:ки питания и сбросовые цепи на элементы ць:-1:Ислительных машин, наблюдается необходимость значительной памяти для записи взаимпого соединения между этими точ.ками и особенно многократный анализ одной и той же опшбки в случае ложного соединения между цеиямп И.1И наличие разрыва в одной цепи.

Так, если проверяется цепь на 100 контролируемых точек, то понадобится внести в программу около 10 тыс. адресов, а в случае ложного соединения между двумя такими ценями пришло-сь бы проанализировать также около 10 тыс. p;i3 Практически одну и ту же ошибку.

Предлагаемое устройство отличается тем, что для повышения эффективности проверки в нем установлена дополнительная запоминаюплая матрица, выход которой через усилитель соединен с блоком уп;р:авления, а вход этой матрицы через схему регенерации подключен к выходу усилителя основной .матрццы.

В дополнительную заломимающую матрицу заносится вся предыдущая проанализированная информация. При подготовке лрограммы и при проверке точки, соединения которых уже проверялись при предыдущем анализе, опус-каются.

При анализе ошибок также блокируется выдача информации об ошибке в тех точках, которые проанализированы ранее, т. е. по адресам этих точек во вторую матрицу занесены «1 при обнаружении ошибок в предыдущих проверках.

Информация во вторую матрицу заносится при считывании ее с первой матрицы через схему регенерации. Матрицы включены, как обычно принято В|Ключать матрицы различных разрядов в вычислительных машинах, с той лишь разницей, что регенерация сПервого разряда производится во второй, а на первом разряде информация при считывании стирается. При ош1гбочных адресах ошибочные «О и «1 (т. е. все ошибки) во вторую матрицу регенер11р -ются как «1. Коисгруктивно вторая матри1да меняет ничем не отличаться от матриц, используе мых в ЭВМ, так как нет нужды, как в первой основной .матрице, иметь на каждый феррит дополнительные обмотки записи.

На чертеже представлена блок-схема устройства.

Оно содержит блок управления /, адресный регистр 2, коммутатор 3, ферритовую матрицу 4, усилитель 5, схему сравнения 6, блок памяти 7, схему индикации 8, и, кроме того, в нем установлена дополнительная запоминающая матрица 9, выход которой через усилитель 10 соединен с блоком управления 1, а вход этой матри-цы 9 через схему регенерации // Подключен к выходу усилителя 5 основной матрицы 4. Одновременно с подачей информации с первой матрицы 4 в схему сравневия 6 и блок памяти 7 информация через схему регенерации 11 регенерируется во вторую матрицу 9.

При программировании или а ализе оши-бок по следующему адресу первоначально считывается инфО|рмация со второй матрицы 9 усилителем 10, и если по этому адресу блоком управления / обнаруживается «1, то анализ этой точки не происходит, адресный регистр 2 и .коммутатор 3 блоко;м управления 1 переключаются на следующую контрольную точку проверяемого издеЛИЯ.

Предмет изобретения

Устройство для проверки схем соединений по авт. СБ. N 182405, отличающееся тем, что,

с целью повышения эффективности проверки, в нем установлена дополнительная запоминающая матрица, выход которой через усилитель соединен с блоком управления, а вход этой матрицы через схему регенерации подключен

к выходу усилителя основной матрицы.