РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА Советский патент 1969 года по МПК G11C19/00 

Изобретение относится к области цифровой вычислительной техники.

В известных ар.ифметических устройствах, сдвигающие регистры выполняют функции приема, хранения, сдвига кода на к разрядов влево и вправо за ОДин такт И выдачи кода из регистра в другие блоки устройства. В извест-ных устройствах предусматриваются также логические элементы для выдачи кода из регистров на шины числовые (ШЧ), соединяющие различные устройства цифровой вычислительной машийы. При этом каждый логический элемент выполняет определенную элементарную операцию (ЭО), например сдвиг кода вправо, выдачу кода из регистра на ШЧ и т. д. Схемы управления сдвигами кода в регистре и схемы выдачи кода на числовые шины независимы в работе.

Однако наличие отдельных логических элементов для выполнения каждой ЭО увеличивает габариты устройства, повышает стоимость и снижает надежность его работы.

Цель изобретения - расширение функциональных возможностей и сокращение оборудования. Это достигается тем, что схема реверсивного сдвига кода в регистре объединена со схемой выдачи кода из сдвигающего регистра на ШЧ.

версивного сдвига кода гг-го разряда соединен с числовой шиной п - k (n + k)-TO разряда (k - число двоичных разрядов, на которые выполняется сдвиг кода в регистре за один

такт. , 2, 3 ... и т. д.), а нулевой выход триггера п-го разряда соединен со входом логического элемента «И, выход которого подключен ко входу элемента «ИЛИ, схемы реверсивного сдвига кода этого же разряда.

На чертеже приведена функциональная схема двух разрядов сдвигающего регистра, в котором сдвиги осуществляются иа один разряд вправо (), где: 1, 2 - триггеры, 3-6 - установочные вентили, реализующие

функцию , 7,8 - логические элементы «ИЛИ (схемы сборки), 9, 10 - логические элементы «НЕ (инверторы), 11-14 - логические элементы «И (схемы совпадения). Устройство работает следующим образом.

Для выполнения ЭО сдвига кода вправо на схемы совпадения 11 л. 13 подается потенциал, разрешающий выполнение сдвига. На входы вентилей 3-6 подается исполнительный импульс. Если в триггере 1 хранится код «единицы, то вентиль 6 будет открыт, а вентиль 5 закрыт, так как единичный потенциал проходит по цепи, состоящей из схемы совпадения 13, сборки 8 и инвертора 10. Исполнительный импульс установит триггер 2 в состояние «едися в зависимости от того, какой код хранится в п - 2 разряде.

За счет подключения числовой шины (п-1)-го разряда к выходу инвертора 10 п-то разряда можно осуществить выдачу кода из регистра на числовые шины, используя оборудование, предназначенное в известных устройствах только для осуш,ествления сдвига кода.

Для выполнения ЭО .выдачи кода из регистра на ШЧ иа схемы совпадения 11 и 13 подается разрешаюш,ий иотенциал. Отсутствие высокого потенциала на ШЧ соответствует коду «единица. Если в триггере 1 (п-1)-го разряда хранится код «1, то единичный потенциал по цепи, состоящей из схемы совпадения 13, сборки 8 и инвертора 10, поступит на числовую щину (п-1)-го разряда. В случае выполнения операции выдачи кода из регистра «а ШЧ импульог на вентили 3-6 не подается.:

Таким образом, удается код числа я-го разряда выдать на ШЧ этого же разряда и на одном и том же оборудрвании выполнить две элементарных операции. При этом снижается объем оборудования, уменьшается нагрузка на триггерысдвисаище-г регистра и расширяются- Логические возможности устройства.

Одновременная выдача сдвигаемого кода на числовые шины может быть использована для осуществления контроля правильности выполнения сдвигов.

Для простоты здесь рассмотрен сдвиг кода вираво на один разряд за каждый такт. Принцип работы устройства не изменится, если сдвиг кода будет выполняться влево или вправо иа любое число разрядов за каждый такт.

В регистрах арифметических устройств часто предусматривается элементарная операция инвертирования кода. Выполнение этой ЭО может быть осуществлено путем подачи импульса на счетные входы триггеров регистра. В том случае, если триггеры не имеют счетных входов, инвертирование можно вылолнить путем пересылки кода в другой с последующим приемом инверсного кода в исходный регистр. Такой вариант инвертирования кода требует много оборудования, а также дополнительного времени на пересылку кода.

В предлагаемом устройстве инвертирование выполняется с помощью одного логического

элемента «И, все другие используемые элементы предназиачеиы для выполнения ЭО сдвигов.

Для выполнения ЭО инвертирования на 5 схемы совпадения 12 и 14 подается потенциал, разрешающий выполнение инвертирования кода. На вентили 3-6 подается исполнительный импульс. Если в триггере / хранится код «нуль, то нулевой потенциал по цепи 12,

0 7, 9, откроет вентиль единичного входа триггера 1 и закроет вентиль нулевого входа. Исполнительный импульс запишет в триггер / код «единица, т. е. произойдет инвертирование кода. В том случае, когда в триггере 1

5 хранится код «единица, вентиль 4 открыт, а вентиль 3 закрыт. Исполнительный импульс установит триггер в нулевое состояние.

Используя схемы совпадения 12 и 14, можно выполнять ЭО выдачи инверсного кода на

0 числовые шины со сдвигом влево, за счет чего можно осуществлять сдвиг кода влево, пересылая информацию во вспомогательный регистр с последующим приемом ее в сдвигающий регистр.

5 Таким образом, логические элементы 12 и 14 выполняют по две элементарные операции и обеспечивают инвертирование кода с одновременной выдачей его на числовые шины со сдвигом влево.

Предлагаемое устройство позволяет исключить из состава оборудования логические элементы -выдачи кода на ШЧ, выполнить на каждом логическом элементе типа «И, подключенном к сборке схемы реверсивного сдвига кода, по две элементарные операции, осуществить сдвиг кода влево без наличия в устройстве цепей сдвига влево.

Предмет изобретения

Реверсивный регистр сдвига, содержащий триггеры и логические элементы «И, «ИЛИ,

«НЕ, отличающийся тем, что, с целью расширения функциональных воз1можностей и сокращения оборудования, в нем выход логического элемента «НЕ п-го разряда соединен с числовой щиной п-k (n.)-ro разряда, а

нулевой выход триггера п-го разряда связан со входом логического элемента «И, выход которого подключен ко входу логического элемента «ИЛИ этого же разряда.