Изобретение относится к области автоматики и вычислительной техники и может быть использовано в универсальных и специализированных электронных вычислительных машинах.
Известны устройства переноса, содержащие схему обнаружения окончания переноса и линии переноса и его отсутствия.
Недостатком известных устройств переноса сумматоров является относительно большое количество аппаратуры и недостаточно большое быстродействие.
Предложепное устройство отличается от известных тем, что оно разбито па группы по четыре разряда, а каждый разряд содержит схему неравнозначности и схему «И-ИЛИ- НЕ, припадлежащую к одной из двух линий и содержащую три схемы «И, выходы первой из которых связаны с выходом схемы неравнозначности того же разряда, с выходом схемы неравнозначности соседнего младшего разряда с выходом схемы «И-ИЛИ-НЕ той же линии разряда, номер которого на две единицы меньше данного. Входы второй схемы «И связаны с выходами регистров слагаемых того же разряда, входы третьей схемы «И связаны с выходами схемы неравнозначности того же разряда и регистров слагаемых соседнего младшего разряда, причем в первых и четвертых разрядах групп входы схем «И
связаны с прямыми выходами регистров слагаемых, а во вторых и третьих разрядах - с инверсными выходами регистров слагаемых.
Это позволяет уменьшить число активных элементов и увеличить быстродействие устройства.
Увеличение быстродействия получается как
за счет того, что число схем «И-ИЛИ-НЕ
в каждой линии почти в два раза меньше, чем
число разрядов, так и за счет возможности обнарулсения окончания переноса.
На чертеже представлена группа из четырех разрядов цепи переноса, состоящая из восьмл схем «И-ИЛИ-НЕ 1-8 и схемы «И 9. Каждая из с.хем «И-ИЛИ-НЕ /, 3, 5, 7 представляет собой схему неравнозначности, реализующую формулы
N A Bi+AiBj
где / - номер разряда.
Схемы «И-ИЛИ-НЕ 2 и 6 составляют линию переноса, а схемы «И ИЛИ-НЕ 4 и 8 составляют линию отсутствия переноса. Каждая линия представляет последовательное
соединение схем «И-ИЛИ-НЕ с чередующейся полярностью выходного сигнала. Каждый разряд содержит только одну такую схему, относящуюся к одной из двух линий. Цепь переноса используется в сумматоре, строения, имеющем два регистра слагаемых и регистр суммы. На вход 10 подается прямой код первого слагаемого t+1-ого разряда i+i, на вход 11- прямой код второго слагаемого i+1-ого разряда Sj+i, на вход 12 - Ai+i, на вход 13 Bi+i, на вход 14 - Лг+2, на вход 15-Bi+z, на вход 16 - Лг+2, на вход 17 - fit+2, на вход 18- Аг+з, на вход 19 - Вг+з, на вход 20-Аг+з, на вход 21 - Bi+3, на вход 22 - Лг+4. на вход 23 - Bj+4, на вход 24 - Лг+4, на вход 25 - Вг+4, на вход 26 - A-i, на вход 27 - В{. Получение сигналов переноса в разрядах, имеющих неравнозначные коды слагаемых, возможно только нри наличии единичного потенциала на входе 28 (при занесении чисел на входе 28 должен быть «О). Если схема «И-ИЛИ-НЕ 2 имеет на выходе «О, то это означает, что i+1-й разряд «подготовлен к началу суммирования и выдает перенос, причем единичная полярность на выходе этой схемы о «подготовке разряда не говорит, но после окончания формирования сигналов во всех разрядах она означает отсутствие переноса. Если схема «И-ИЛИ- НЕ 4 имеет на выходе «О, то это означает, что t + 2-ный разряд «подготовлен и перенос не выдается. Единичная полярность на выходе «И-ИЛИ-НЕ 4 о «подготовке разряда не говорит, но после окончания формирования сигналов она означает выдачу переноса. Схема «И-ИЛИ-НЕ 6 имеет на выходе «1 при выдаче переноса, что означает «готовность t + 3-ого разряда, а схема «И- ИЛИ-НЕ 8 имеет «1 на выходе при отсугствии переноса и это означает «готовность i+4-ого разряда. Для выполнения этих требований схема «И-ИЛИ-НЕ 2 должна реализовать уравнениеCM-I At+i+Bi-,-iNi+iA,Bi+Ni.. . Это означает, что перенос в 1-)-1-ном разряде появляется в следующих случаях: при Ai+i если коды слагаемых в f-f-1-ом разряде неравнозначны (//,+1 1), но в t-ом разряде Ai если коды слагаемых в 1-ом и 1-|-1-ом разрядах неравнозначны (Ni+i ). В этом случае полярность выходного сигнала должна определяться полярностью сигнала i-1-ого разряда , подаваемого на вход 29. Сигнал Ni подается на вход 30. Схема «И-ИЛИ-НЕ 6 реализует уравнениеС(-.з A/-t35(-f3-|-A /+aAt+25/+2+A /43A i-f2C(+iЭто означает, что переносе в t+3-ем разряде не должен появляться в следующих случаях: при Лг+з -бг+з I; если коды слагаемых в i-j-3-ем разряде неравнозначны (Лг+з 1), а в разряде Лг+2 -бг+2 1. При неравноIQ 15 20 25 30 35 40 45 50 55 60 65 значности кодов слагаемых в I+S-OM и i+3-ем разрядах полярность выходного сигнала должна определяться полярностью сигнала 1+1-ого разряда Cj+i. Схемы «И-ИЛИ-НЕ 4 и 8 реализуют уравнения Ct+2 Ai 2-Bi+2 + Ni+2Ai,i-Bi+i-i-Ni+2-Ni+iCf, С/+4 A,44Aj4 + Ni+iAi-tsBi+a- Nii-iNt-i-sCi+i где Ci - сигнал линии отсутствия переноса i-oro разряда, подаваемый на вход 31. Предлагаемый вариант цепи переноса сохраняет возможность применения схемы обнаружения окончания переноса. На чертеже представлена схема обнаружения окончания переноса во втором разряде группы (схема «И 9). Входы схемы «И 9 связаны с выходами схем «И-ИЛИ-НЕ 3, 4 к 2. При нулевом потенциале на выходе хотя бы одной из упомянутых схем, на выходе схемы «И 9 появляется нулевой потенциал. Выход схемы «И 9 и выходы аналогичных ей схем других групп связаны с входами общей схемы «ИЛИ (на чертеже показана). На выходе последней появляется нулевой потенциал только при «готовности всех вторых разрядов групп. После появления этого потенциала и некоторой задержки может начинаться суммирование. Необходимым условием для этого является предварительная подача нулевого сигнала на вход 28 при занесении чисел. Вход 28 связан со входом схем «И первых и вторых разрядов групп, у которых другие входы связаны с выходами схем «И-ИЛИ-НЕ линий младщих разрядов. Подача нулевого сигнала на вход 28 снимает «готовность в разрядах, имеющих неравнозначные коды слагаемых, чтобы не оставались ложные сигналы от предыдущих чисел. Связь входа схемы «И 9 с выходом схемы «И-ИЛИ-НЕ 2 необходима потому, что если коды слагаемых во втором разряде группы не равны и при этом схема «И-ИЛИ- НЕ 4 имеет на выходе «1, то наличие переноса в этом разряде можно обнаружить только по появлению переноса в первом разряде группы, так как невозможно, чтобы в первом разряде был перенос, во втором он отсутствовал бы и при этом схема неравнозначности второго разряда имела па выходе «1. Предлагаемый вариант цепи переноса допускает использование схем ускорения. Ускорение можно осуществить добавлением схем «И к схемам «И-Р1ЛИ-НЕ линий в некоторых разрядах. Схема «И должна реализовать уравнение С„„, С -Мп+1-Ып+2... N, где Опт - сигнал на выходе этой схемы; Сп - сигнал я-ого разряда, с которого начинается интервал ускорения; Лт - сигнал с выхода схемы неравнозначности т-ого разряда, на котором кончается интервал ускорение.
Номер разряда п доллсен быть таким, чтобы единичная полярность сигнала Сп означала «готовность п-ого разряда.
Число т-п должно быть четным, но не кратным 4.
Результат суммирования в разрядах i+2-ом и t+4-ом можно получать, используя уравнения
2 + AiJ25i + 2Cf + I + /-|-2- 5i-|.2- Cj-i-b Si+4 Cj-(4Ai-, 4-{-At+45(4.4C;4-3+A,-j.4- Bi+4- Ci-.3
Для получения суммы в г+1-ом и г+З-ем разрядах можно использовать два управляющих импульса (без паузы между ними). При первом импульсе триггеры суммы в этих разрядах должны переводиться в «1 по уравнениям
5г+1 ; Ci- -AiJfiBiJfiAi iBiJ i,
5(43 CiJ,4-{-AiJfzBi-i,,zBi+z,
при втором триггере переводятся в «О, реализуя уравнения
S CiNij,i,
Sl 3 Ci+2J i+3Чтобы результат суммы в этих разрядах получался при подаче одного импульса, необходимо введение дополнительных инверторов.
Предмет изобретения Устройство для переноса сумматора, содержащее схему обнаружения окончания переноса п лпнии переноса и его отсутствия, отличающееся тем, что, с целью сокращения оборудования и повышения быстродействия, в нем разряды, состоящие из схемы неравнозначности и схемы «И-ИЛИ-ИЕ, принадлежащей к одной из двух линий, объединены по четыре разряда в группу, причем входы первой схемы «И, входящей в схему «И- ИЛИ-ИЕ, соединены с выходами схемы
«И-ИЛИ-НЕ той же линии, схемы неравнозначности того же разряда и с выходом схемы неравнозначности соседнего младшего разряда, входы второй схемы «И первых и четвертых разрядов соединены с прямыми выходами регистров слагаемых того же разряда, а вторых и третьих разрядов-с инверсными выходами регистров слагаемых того же разряда, входы третьей схемы «И соединены с выходом схемы неравнозначности того же разряда и с прямыми для первых и четвертых разрядов или с инверсными - для вторых ;i третьих разрядов выходами регистров слагаемых соседнего .младшего разряда, выходы схем «PI-ИЛИ-ИЕ первых и вторых разрядов, дополнительные входы первых схем «И которых соединены с управляющей шиной, соединены с двумя входами схемы «И, третий вход которой соединен с выходом схемы неравнозначности второго разряда, а в.чод соединен со входом схемы «ИЛИ, другие входы которой соединены с соответствующими выходами схем «И других групп.
о
ЛЗч
та
oi °ZS f 30°2b °21
Л Л
AW i/J й20 627
л л.
о л/5 4/6
л
°3 °Ю °11 °12 °1
