А. Д. ПОДЛИННОЕ и Е. С. Заводий, ^^-о:з^;/пя !->& плтгип'з-^; ГН;^;:;;!^---"- 1 Б:;5л;а;:- Советский патент 1972 года по МПК G05B15/02 

Изобретение относится к следящим системам управления, в частности к следяш,им фильтрам, применяемым для выделення н измерения сигнала.

Известные цифровые следящие системы, позволяющие реализовать следяихпй фильтр с астатизмом m-ro порядка и содержащие т реверсивных счетчиков, первые входы которых объединены и через цифровой дискриминатор, усилитель промежуточной частоты, смеситель и преобразователь код-частота соединены с выходом первого реверсивного счетчпка, ie обеспечивают достаточной точности отслеживаиия и измерения сигнала нрн его изменениях в щироких пределах, так как па отрезках времени, где реальиый закон измеряемого параметра аппроксимируется полиномом мепьщей степени, чем заданный при проектироваииа фильтра, флюктуационная ощибка стационарного следящего фильтра оказывается существенно больще минимально доиустпмой, т. с. следящий фильтр становится не оптпмальным.

В предлагаемой системе повыщение точности отслеживания и измерения параметра отслеживаемого сигнала достнгается введением в схему дополнительно логического блока, т-1 пороговых устройств и т-1 ключей, выход и первый вход которых соединены соответствеино со вторым входом предыдущего и первым выходом последующего реверсивного счетчика, а второй вход соединен с соответствующим выходом логического блока, входы которого соединены с соответствующнмп выхода.ми соответствующих пороговых устройств, входы которых связаны со вторыми выходам соответствующих реверсивных счетчиков, исключая первый.

На чертеже представлена бло С-схема предлагаемой цифровой следящей системы.

Блок-схема включает смеситель /, усилитель промежуточной частоты (УПЧ) 2, цифровой дискриминатор 3, преобразователь кодчастота 4, реверсивные счетчпкп (PC) 5, 6, 7, 8, ключи 9, 10, 11, пороговые устройства ) 12, 13, 14 и логический блок 15, содерл ащий триггеры 16, 17, 18, логические элементы «ИЛИ 19, 20, логические элементы «ИН 21, 22, 23 и логические элементы «И 24, 25.

Система работает следуюн нм образом.

Ианряжеп 1е промежуточной частоты с выхода УИЧ, обеснечивающего необходимое отношение сигнал/шум, поступает на вход цифрового дискриминатора, где выделяется величина рассогласования ±Д;У; в цифровом виде-. Все время обработки элементарной ие.-шчииы рассогласования Д.-У,- занимает в системе с астатизмом нг-го порядка ш времепиых циклов. ми передачи в реверсивные счетчики РСь РСа, ..., РСт, которые используются в качестве интеграторов. Во время второго цикла число из реверсивного счетчика 8 со своим знаком записывается в PCm-i 7, где суммируется с имеюп имся там числом. Во время третьего цикла получившееся по окончании предыдущего цикла в PCm-i число записывается в реверсивный счетчик PCm-z, где суммируется с имеющимся там числом, и т. д. Таким образом, после окончания т-го цикла, во время которого результирующее число из РС2 6 записывается в PCi 5 и суммируется с имеющимся там числом, в PCi 5 образуется число, пропорциональное сумме одинарного, двойного и т. д., вплоть до т-то интеграла от величины рассогласования. Пропорционально этому числу на выходе преобразователя кодчастота образуется частота сигиала оценки, который поступает на смеситель. Выбирая заранее соответствующие коэффициенты передачи реверсивных счетчиков 5-8, можно реализовать любую следящую систему с астатизмом т-го порядка. После вхождения системы в режим слежения логический блок отключает реверсивный счетчик, оценивающий высшую из измеряемых производных отслеживаемого параметра K(t) при снижении выходной величины этого счетчика до нижнего порога ПУ, либо оставляет структуру следящей системы постоянной при выходной величине этого счетчика выше нижнего, но ниже верхнего порога, либо подключает дополпительпый (следующий) счетчик при превышении выходной величины указанного выше счетчика верхнего норога НУ. Сигналы с выходов реверсивных счетчиков непрерывно анализируются на соответствие пороговым уровням с помощью пороговых устройств 12-14, которые выдают два сигнала: нижний и верхний иорог. При отсутствии сигналов о превышепии нил4пего порога производится отключе11 1е интеграторов, пачипая с т-го, сигналом с выхода логического элемента «НЕ 23, который устанавливает триггер 18 коммутации в нулевое состояние, за. прещая тем самым прохождение информации на PCm-i- Отключение PCm-i производится только после отключепия РСщ. Для отключения второго реверсивного счетчика 6 на схему «PI 24 должны быть поданы разреще П1я со всех пороговых устройств; при этом все реверсивные счетчики, начиная с 3-го по 7П-НЫЙ, уже отключены через соответствующие схемы «И. При достижении заданного уровня пороговые устройства фиксируют превыщение нижнего порога, снимая тем самы.м выходной сигнал с логических элементов состояние триггеров коммутации J6-18 при этом ие изменяется. При дальнейшем увеличении уровня с выхода дискриминатора, когда появляется сигнал «Верхний порог, через элементы «ИЛИ /Я 20 производится установка в единое состояние триггеров 16, 17 коммутации, которые открывают соответствующие ключи Я iO и включают тем самым иптеграторы в работу; при этом т-ъш интегратор (РСт) включается только при наличии выходного сигнала с . Таким образом обеспечивается непрерывная автоматическая коммутация интеграторов для согласования структуры системы с динамикой входного сигнала, реальный закон изменения которого в общем случае не известен и на интервале времени Т, равном памяти сиполиномом т-I стемы, аппроксимируется степени: -1 ,( M0 2 -f4 где - производная функция, т-1 - число членов ряда. Предмет изобретения Цифровая следящая система, содержащая / реверсивных счетчиков, первые входы которых объединены и через последовательно соединенные цифровой дискриминатор, усилитель промежуточпой частоты, смеситель и преобразователь код-частота, соединены с выходом нервого реверсив1юго счетчика, отличающаяся тем, что, с целью повышения точностн отслеживания и измерения параметра отслеживаемого сигпала, она дополнительпо содержит логический блок, т-1 пороговых устройств и т-1 ключей, выход и нервый вход которых соединены соответственно со вторым входом предыдущего и первым выходом последующего реверсив 1ого счетчика, а второй вход соединен с соответствующим выходом логического блока, входы которого соединеиы с соответствующими выходами соответствующих пороговых устройств, входы которых связаны со вторыми выходами соответствующих реверсивных счетчиков, исключая первый.

(--{ 7 -С/7)