УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК В КОДОВОЙ КОМБИНАЦИИ Советский патент 1972 года по МПК H03M13/51 G06F11/08 H04L17/30 

Известны устройства д,ля исправления об}1аруж.енных -кратных ошибок. В этих устройствах исправление ошибок осуществл-яется в результате обнаружения и опознавания позиций искаженных символов в кодовой комбинации. При этом для исправления кратных ошибок применяются корректирующие избыточные коды с кодовым расстоянием .

Предлагаемое устройство отличается от и.эвестных тем, что оно обеспечивает исправление /-кратных ошибок при использовании корректируюш,его кода с кодовым расстоянием и обнаруживает ошибки более высокой кратности.

В предлагаемом устройстве исправление ошибок производится последовательно в следуюш,ем порядке: вначале исправляются все одиночные символы, признанные двухпороговой схемой как ненадежные, при этом после каждого исправления производится проверка кодовой комбинации с помош,ью корректируюпдего кода. Если после исправления всех одиночных ненадежных символов ошибки в кодовой коМбинации обнаруживаются, то устройство переходит к исправлению всех сочетаний из / ошибок по два с последуюш,ей проверкой исправленных кодовых комбинаций. Если после исправления всех возможных сочетаний из t ошибок по два ошибки обнаруживаются, то

устройство переходит к исправлению всевозможных сочетаний из t ошибок но три. Этот процесс с последовательным увеличением количества одновременно исправляемых ошибок

вплоть до кратности t продолжается до тех пор, пока не будет получена исправленная кодовая комбинация без ошибок или с необнаруженными ошибками. Описанный алгоритм позволяет исключить

возможность исправления символов с ложно обнаруженными ошибками, сушественно упростить схему декодирования и процедуру исправления ошибок по сравнению с известными способами.

На фиг. I представлена схема устройства

для исправления кpaтныx оши1бок; на

фиг. 2 - схема блока формирования йолиномов ошибок.

С выхода однопороговой схемы 1 кодовая

комбинация, состоящая из последовательнЬсти «О и «1 подается на вход устройства обна ружения ошибок 2 и в регистр памяти 5блока входных регистров 4. После приема п символов кодовая комбинация иЗ регистра памяти 3 тактовым импульсом Г,; параллельным кодом .считывается Вр.егистр 5; и регистр 5 готов к приему следующей кодовой последовательности. нала не будет и триггер 6 остается в положении, при котором иа его левом плече низкое .напряжение и ключевые ячейки 7 и 5 закрыты. Продвигающими импульсами Т из регистра 5 принятая кодовая комбинация через сумматор 9 по модулю два и ячейку 10 записывается в регистр // блока выходных регистров 12 и одновременно подается на вход устройства обнаружения ошибок 13, Так как в кодовой комбинации ошибка не обнаружена, то на выходе устройства 13 сигнала нет и триггер 14 под воздействием импульса с выхода инвертора 15 переходит в состояние, при котором ЯЧейка 10 закрывает выход сумматора 9. Такое состояние продолжается до начала приема следующей кодовой комбинации, пока поступающий на второй вход триггер 14 тактовый импульс Тк не уста)1овит его в положение, при котором ячейка 10 вновь откроется. Записанная в регистр // принятая кодовая комбинация переписывается в регистр 16 и затем тактовЫМ имиульсом Гд передается получателю. Если в принятой комбинации устройством 2 обнаружена 0 щибка, на его выходе появляется сигнал ф, который переводит триггер 6 в такое состояние, при котором сигналом р ячейки 7 и 5 переводятся в открытое состояние. В результате анализа каждого принимаемого элемента кодовой последовательности, на входе двухпороговой схемы 17 появляется сигнал «стирания X в том случае, если принятый символ не может -быть отождествлен ни с «1, ни с «О. Эти ненадежные символы (элементы) подаются в блок формирования полиномов ошибки (БПФО) 18, где записываются в соответствующие разряды регистра памяти. Предлагаемое устройство рассчитывается на исправление t ошибок. Поэтому число вводимых в БФПО ошибочных (ненадежных) символов не должно превышать заданной величины 1, где d-кодовое расстояние. В соответствии с этим емкость счетчика 19 выбирается равной t. Поэтому при появлении ошибок в количестве выходной импульс от счетчика 19 переводит триггер 20 в положение, при котором ключевая ячейка 21 закрыта и иодача ошибочных символов на вход БФПО запрещается. Ошибочные символы стирания с выхода двухпороговой схемы 17 записываются в матрицу памяти блока формирования полиномов ошибок БФПО. Матрица памяти полиномов ошибок состоит из S строк и п столбцов. Следовательно, она содержит sn запоминающих ячеек, где п - длина кодовой комбинации, а s определяется по формуле: ( максимальное число исправляемых устройством ошибочных символов в кодовой комбинации). В регистр 22 из БФПО также параллельпым кодом записывается первый полином с одиночной ощпбкой. Тактовым импульсом Т с частотой (2-1)/э (где fa-скорость телеграфирования), записанная кодовая комбинация из регистра 5 и полином ошибок из регистра 22 тактовым импульсом Ti считываются одновременно и подаются на входы сумматора 9, в котором производится исправление ошибочных символов. С выхода сумматора Р кодовая комбинация с исправленным одним символом подается .на вход устройства 13 и записывается в регистр //. При обнаружении ошибки на выходе устройства 13 появляется сигнал, который стирает комбинацию в регистре //. В этОМ случае по цепи обратной связи считываемая комбинация из регистра // через ячейку 7 вновь записывается в регистр 5. Одновременно с этим из БФПО в регистр 22 записывается полином с другой единичной ошибкой. Записанная комбинация из регистра 5 и полином ошибок из регистра 22 тактовыми импульсами Т считываются и подаются на входы сум-матора 9. С выхода сумматора кодовая комбинация с исправленным символом подается на входы устройства 13 и регистра /./. Если устройством 13 ошибка не обнаружена, то выход сумматора закрывается, принятая кодовая комбинация из регистра // переписывается в регистр 16 и передается получателю. При обнаружении ошибки устройством 13 принятая комбинация из регистра // стирается, и в этот регистр записывается комбинация с другими исправленными символами, записанными в регистр 22 из БФПО. Таким образом БФПО записывается в регистр 22 всех возможных вариантов полиномов ошибок от однократных до /-кратных включительно. Исправление прекращается в случае, если после исправления некоторого варианта устройством 13 ошибка не обнаружена. Если в результате исправления всех возможных вариантов из / ощибок устройство 13 ошибки обнаружены, то принятая кодовая комбинация стирается и по обратному каналу посылается сигнал «запрос на повторную передачу. Показанный на фиг. 2 БФПО рассчитан для исправления всех вариантов из 3 ошибок в кодовой комбинации, длиной . Рассмотрим нринцип работы БФПО. Предполол им, что в принятой кодовой комбинации символы 1, 2 и 5 двухпороговой схемой 17 признаны ненадежными. В этом случае в регистр 23 в ячейки 1, 2 и 5 (на фиг. 2 заштрихо-ваиы) будут записаны «1. Тактовым импульсом Гк эти ошибочные символы параллельным кодом переписываются в соответствующие ячейки буферного накопителя 24. После этого с помощью распределителя 25

памяти М таким образом, что в первых трех строках записываются полиномы с однократиыми ошибками в 4-й, 5-й и 6-й строках-полиномы с двухкратными ошибками, наконец, в последней, 7-й строке полином с трехкратной ошибкой (ячейки памяти, в которых записаны «1 заштрихованы). Запись «1 в указанном порядке обеспечивается ключевой схе-мой 26, состояш.ей из распределителя 27, триггеров 28-30 ячеек «ИЛИ 31-35 и линии задержки 36 с использованием принципа совпадения токов.

В исходном положении с выхода триггера 28 на ячейки «ИЛИ 32-35 подается высокое напряжение Е. В результате во всех ячейках первого-седьмого рядов (строках) появляется подмагничиваюш,ий ток. При считывании распределителем 25 «единицы из первой ячейки буферного накопителя 24 с ее выхода на все ячейки, расположенные в первом столбце матрицы памяти, подано высокое папряжение. Ячейки, на входы которых подано напряжение EI, под воздействием импульса с выхода первой ячейки накопителя 24 переходят в состояние «1.

С выхода первой ячейки буферного накопителя импульс напряжения подается также на вход схемы «ИЛИ 31. Этот импульс через линию задержки 36 продвигает «1 в распределителе 27 из первой ячейки во вторую ячейку. Выходной импульс из первой ячейки распределителя 27 переводит триггер 28 в состояние, при котором высокое напряжение появляется на его незаштриховаБном плече. Это напряжение переводит триггер 29 в положение, при котором на его незаштрихованном плече появляется высокое напряжение Е. Это напряжение создает подмагничивающие токи во всех ячейках, расположенных во 2-й, 4-й, 6-й п 7-й строках матрицы памяти.

В дальнейшем распределителем 1 считывается «1 из 2-й ячейки буферного накопителя 24, появившееся высокое напряжение на выходе второй ячейки буферного накопителя 24 зализывает «1 в ячейках, расположенных во 2-й, 4-й, 6-й и 7-й строках матрицы памяти. Этот же импульс через схему «ИЛИ 31 и линию задержки 36 переписывает «1 из 2-й ячейки распределителя 27 в 3-ю ячейку. В этом случае триггер 29 переходит в состояние, при котором на его незаштрихованном плече низкое напрям ение, а триггер 30 - в положение, при котором на его незаштрихованном плече появляется высокое напряжение з.

Выходной импульс из 5-й ячейки и распределителя 25 считывает «1 из 5-й ячейки накопителя 24, который подается на входы всех ячеек .матрицы памяти, расположенный в 5-ом столбце. Следовательно, во все ячейки этого столбца, расположенные в 3-й, 5-й, 6-й и 7-й строках будут записаны «1.

Таким образом, в матрицу памяти оказались записанными все варианты полиномов ошибок, кратности / и менее ().

В дальнейшем эти полиномы переписываются последовательно один за другим в регистр памяти 22. При считывании нолинома ошибок из регистра 22 и принятой кодовой комбинации из регистра 5, в сумматоре 9 производится исправление тех символов, которые приняты как ошибочные (ненадежные).

Считывание полиномов ошибок из матрицы памяти производится распределителем 37 последовательно по строкам. Первым считывается полином, записанный в 1-й строке матрицы, затем во 2-й и т. д.

Описанная процедура исправления ошибок должна быть произведена за период, не превышаюш,ий времени приема одной кодовой комбинации.

Предмет изобретения

1.Устройство для исправления ошибок в кодовой комбинации, содержащее счетчик ошибок, сумматор по модулю два, соединенный с блоком приемных регистров и через схему «И и регистр памяти с блоком формирования полиномов ошибок, два устройства обнаружения ошибок, одно из которых через триггер соединено со схемой «И, другое -

с слоко.м выходных регистров, отличающееся тем, 410, с целью повышения эффективности обнаружения и исправления ошибок на входе устройства включены однопороговые и двухпороговые схемы, выход однопороговой схемы

соединен с блоком приемных регистров и с нервым устройством обнаружения ошибок, выход которого через первый триггер соединен с первым входом второй схемы «И, второй вход второй схемы «И соединен с выходом

блока приемных регистров, а выход-со входом блока приемных регистров, выход двухпороговой схемы соединен с первым входом третьей схемы «И и через счетчик ошибок и второй триггер со вторым входом третьей

схемы «И, выход которой соединен с входом блока формирования полиномов ошибок, выход второго устройства обнаружения ошибо. через инвертор и третий триггер соединен с первым входом четвертой схемы «И, второй

вход которой соединен с выходом сумматора по модулю два, а выход - со входом второго устройства обнаружения ошибок и со входом блока приемных регистров.

2.Устройство но п. 1, отличающееся тем, что, с целью упрощения процесса исправления

ошибок, блок формирования полиномов ошибок содержит регистр памяти, соединенный выходами со входами буферного накопителя, выходы которого непосредственно соединены с вертикальными входами матрицы памяти и через ключевую схему с горизонтальными входами матрицы памяти.

,-.

X

-H-i i---1 1(| м; п

ЭЕЕЗЖК/5

/

....j

0i/a;

25л

к:ж; i о

Фиг.