Л. Б. РОДИНи К. Б. Турецкийj: ;I ^i>& Советский патент 1972 года по МПК H03K19/88 

Предлагаемая быстродействующая схема логического элемента может быть использована при проектировании дискретных или интегральных схем вычислительных устройств.

Известные логические элементы, содержащие входной многоэмиттерный транзистор, промежуточный транзистор и выходной каскад, состоящий из последовательно включенных инвертирующего и нагрузочного транзисторов, имеют низкое быстродействие, а также содержат технологически неосвоенные элементы.

В предлагаемом элементе коллектор и база промежуточного и инвертирующего транзисторов соединены соответственно с эмйттером и коллектором рассасывающих транзисторов, а базы рассасывающих транзисторов через резистор подключены к базе многоэмиттерного транзистора.

На чертеже изображена принципиальная схема предлагаемого логического элемента.

В предлагаемом логическом элементе повышение быстродействия достигается включением параллельно коллекторным переходам многоэмиттерного транзистора / и транзистора 2 управляющих транзисторов 3 и 4. Транзисторы подключаются своими эмиттерами к коллекторам транзисторов 2 ъ 5, а коллекторы транзисторов 3 i 4 подключаются к базам транзисторов 2 и 5. Базы транзисторов 5 и через резисторы б и 7 соединяются с базой многоэмиттерного транзистора /.

При включении транзисторов 2 и 5 одновременно открываются транзисторы 5 и 4. шунтируя своими переходами коллектор- эмиттер, коллекторный переход транзисторов 2 -я 5. Это предотвращает глубокое насыщение транзисторов 2 и 5 и тем самым уменьшает задержку выключения.

Па входе находится многоэмиттерный транзистор 1. Инвертор выполнен на транзисторах 2-5. Эмиттер транзистора 2 непосредственно соединен с базой выходного

транзистора 5.

При высоком напрял ении на входах схемы все эмиттеры многоэмиттерного транзистора / закрыты, и ток от источника питания через резистор 8 и переход баз.-коллектор

транзистора 1 течет в базу транзистора 2 и открывает его. Напряжение на коллекторе транзистора 2 падает, а на эмиттере 3 - возрастает, в результате чего открывается транзистор 5. Транзистор 9 работает в режиме

эмиттерного повторителя, передавая на базу транзистора 10 малое напряжение с коллектора транзистора 2. Транзистор 10 закрыт.

и этот эмиттер. Транзистор / открывается и на базе транзистора 2 появляется низкий потенциал. Транзистор 2 и вслед за ним транзистор 5 закрываются. Транзисторы 3 л 4 также закрываются.

Во время переходного процесса при включении транзисторы и 4 закрыты, что ведет к быстрому открыванию транзисторов 2 и 5 и, следовательно, малой величине задержки включения. Затем открываются транзисторы 3 и 4 и уменьшают степень насыщения транзисторов 2 и 5.

Во время переходного процесса при выключении транзисторы 3 л 4 закрываются в инверсном режиме и подготавливают быстрое выключение транзисторов 2 и 5 в активном режиме.

Рассасывание коллекторного заряда транзистора 5 и перезаряд емкости нагрузки 11

осуществляется также за счет открывания транзисторов 9 и 10.

Предмет изобретения

Логический элемент, содержащий входной многоэмиттерный транзистор, промежуточный транзистор и выходной каскад, состоящий из последовательно включенных инвертирующего и нагрузочного транзисторов, отличающийся тем, что, с целью повыщения быстродействия при сохранении совместимости с интегральной технологией, в нем коллектор и база промежуточного и инвертирующего транзисторов соединены, соответственно, с эмиттером и коллектором рассасывающих транзисторов, а базы рассасывающих транзисторов через резистор подключены к базе многоэмйттерного транзистора.

Bwdbi