Устройство синхронизации по циклам Советский патент 1977 года по МПК H04L7/08 

питепь, на управляющий вход которого и на соответствующий вход делителя частоты поданы тактовые импульсы, введены дополнительный анализатор ощибок, обнаружитель опсутствия синхронизма, формирователь сигнаЛОБ фазирования и триггер, при этом выход опознавателя синхрог.руппы подключен через дополнительный анализатор ощибок к входам обнаружителя отсутствия синхронизма, выход которого подключен к одному из входов триг гера, выход которого подключен ко входу делителя-распределителя через формирователь сигналов фазирования, к другим входам которого подключены соответственно выходы рещающего узла, делителя частоты и делителя-распределителя, а его выход - ко входам сброса обнаружителя отсутствия синхро1тазма и триггера, причем к управляющему входу дополнительного анализатора ощибок подключен выход делителя-распределителя.

На чертеже дана структурная электрическая схема устройства синхронизации по циклам.

Предложенное устройство содержит опознаватель 1 синхрогруппы, выход которого подключен к первому входу анализатора 2 ошибок, ко второму входу которого подключен выход делителя частоты 3, выходы анализатора 2 ощибок подключены к соответствующим входам делителя частоты 3 непосре ственно и через решающий узел 4, а также делитель-распределитель 5, на управляющий вход которого и на соответствующий вход делителя частоты 3 поданы тактовые импульсы, дополнительный анализатор 6 ощибок, обнаружитель 7 отсутствия синхронизма, формирователь 8 сигналов фазирования и триггер 9, при этом выход опознавателя 1 синхрогруппы подключен через дополнительный анализатор б ощибок ко входам обнаружителя отсутствия синхронизма 7, выход которого подключен к одному из входов триггера 9 выход которого подключен ко входу делителя-распределителя 5 через формирователь 8 сигналов фазирования, к другим входам ,которого подключены соответственно выходы рещающего узла 4, делителя частоты 3 и делителя-распределителя 5, а его выход - ко входам сброса обнаружителя 7 отсутствия синхронизма и триггера 9, причем к управляющему входу дополнительного анализатора 6 ощибок подключен выход делителя-распределителя 5.

Устройство работает следующим образом

Принимаемый цифровой сигнал поступает на опознаватель 1 синхрогруппы, на выходе которого образуются сигналы откликов как на синхрогруппу, так и на кодовые группы информационного сигнала, сходные с синхрогруппой.

Выделенныеопознавателем 1 синхрогруппы сигналы поступают на вход анализатора 2 ощбок и на вход дополнительного анализатора 6 ощибок. Кроме того, на анализатор 2 поступает сигнал опробования с делителя частоты 3 а на дополнительный анализатор 6 ощибок с делителя-распределителя 5. Сигнал правильного приема отклика опознавателя 1 синхрогруппы на синхрогруппу и сигнал ощибки поступают с выхода анализатора 2 ощибок на входы делителя частоты 3 и на рещающий узел 4, который с малой инерционностью обнаруживает отсутствие синхронизма и разре- щаёт корректировку делителя частоты 3 при поиске синхронизма. Этот же узел обеспечивает фиксацию состояния синхронизма и подготовку формирователя 8 сигналов фазирования к сравнению фаз делителя частоты 3 и делителя-распределителя 5.

Сигналом с выхода обнаружителя отсутствия синхронизма 7, на вход которого поступают сигнал правильного приема и сигнал ощибки с выхода дополнительного анализатора 6 ощибок, триггер 9 устанавливается в положение, раарещающее сравнение фаз делителя частоты 3 и делителя-распределителя 5 в формирователе 8 сигналов фазирования.

При наличии сбоев синхросигнала в установивщемся режиме, то есть до момента, когда инерционный обнаружитель 7 отсутствия синхронизма обнаружит отсутствие синхронизма, оба анализатора 2 и 6 ощибок в зависимости от того, приходит отклик опозна- вателя 1 синхрогруппы в момент опробования или нет, выдают сигнал правильного приема или сигнал ощибки. В этом случае рещающий узел 4 может с малой инертностью обнаружить отсутствие синхронизма, в результате формируется сигнал, разрешающий управление делителем частоты 3 сигналами с выхода анализатора 2 ощибок (т.е. остановка делителя частоты 3 осуществляется по первому сигналу ошибки, а запуск - по сигналу правильного приема).

После фиксации состояния синхронизма рещающим узлом 4 в этом узле формируется сигнал, обеспечивающий безостановочную работу делителя частоты 3, а также сигнал, подготавливающий формирователь 8 сигналов фазирования. При этом, если имеет место лоная фиксация состояния синхронизма, то она никак не влияет на работу устройства, так как фазирование приемного делителя-распределителя 5 в этом случае не происходит.

При нарушении синхронизма инерционный обнаружитель 7 отсутствия синхронизма и рещающий узел 4 начинают обнаружение отсутствия синхронизма. При этом, пока инерционный обнаружитель 7 отсутствия синхронизма обнаружит отсутствие синхронизма, решающий узел 4 успеет с малой инерционностью обнаружить отсутствие синхронизма и совместно с делителем частоты 3 и анализатора 2 оши бок обеспечить поиск и фиксацию нового состояния синхронизма. После обнаружения отсутствия синхронизма триггер 9 переключается в положение, разрешающее формирователю сигналов фазиро вания 8 сравнение фаз делителя частоты 3 и делителя-распределителя 5, В случае расхождения фаз делителя частоты 3 и делителя-распределителя 5 в формирователе 8 сигналов фазирования формируется сигнал, производящий установку фазы делителя-распределителя 5 в соответствие с фазой делителя частоты 3, а также формируется сигнал, осу ществляющий сброс триггера 9 и инерционно го обнаружителя 7 отсутствия синхронизма. При совпадении фаз делителя частоты 3 и делителя-распределителя 5 формирователь сигналов фазирования 8 формирует только один сигнал, производящий сброс триггера 9 и обнаружителя 7 отсутствия синхронизма. Формула изобретения Устройство синхронизации по циклам,содержащее на входе опознаватель синхрогруппы, выход которого подключен к первому входу анализатора ощибок, ко второму входу которого подключен выход делителя частоты, а выходы анализатора ощибок подключены к соответствующим входам делителя частоты непосредственно и через рещающий узел, а также делитель-распределитель, на управляющий вход которого и на соответствующий вход делителя частоты поданы тактовые импульсы, отличающееся тем, что, с целью сокращения времени вхождения в синхронизм и повышения помехоустойчивости, введены дс полнительный анализатор ошибок, обнаружитель отсутствия синхронизма, формирователь сигналов фазирования и триггер, при этом выход опознавателя синхрогруппы подключен через дополнительный анализатор ошибок ко входам обнаружителя отсутствия синхронизма, выход которого подключен к одному из входов триггера, выход которого подключен ко входу делителя-распределителя через формирователь сигналов фазирования, к другим входам которого подключены соответственно выходы рещающего узла, делителя частоты и делителя-распределителя, а его выход - ко входам сброса обнаружителя отсутствия синхронизма и триггера, причем к управляющему входу дополнительного анализатора ошибок подключен выход делителя-распределителя. Источники информации принятые во внимание при экспертизе: 1.Мартынов Е. М. Синхронизация в системах передачи дискретных сообщений, М., Связь, 1972 г. стр. 126. 2.Патент ФРГ № 1142921 кл. 21 , 1963 г. (прототип).