УСТРОЙСТВО для ОБНАРУЖЕНИЯ И ИСПРАВЛЕНИЯ ОШИБОК В СИСТЕМЕ ОСТАТОЧНЫХ КЛАССОВ Советский патент 1973 года по МПК G06F11/10 

I

Устройство относится к области автоматики и вычислительной техники.

Известны устройства для обнаружения и исправления ошнбок в системе остаточных классов, содержандее подключенные ко входным шинам опер.ациопный и запоминающий регистры с я выходами, дешифраторы, блоки памяти констант нулевизации и ошибок, сумматор, переключатели, вентили и ключи.

Общим недостатком известных устройств является высокая структурная сложность и относительно низкое быстродействие. Предложенное устройство отличается тем, что в нем г-ый и (л-г+1)-ый выходы операционного регистра попарно подключены ко входам соответствующих дешифраторов, выходы которых через последовательно включенные переключатели соединены со входными шинами блоки памяти констант нулевизации, а выходы операционного регистра через дешифратор и подключенные к последнему переключателю вентили подсоединены к блоку памяти констант ошибок. Выходы операционного регистра и блока памяти констант нулевизации и констант ошибок непосредственно, а выходы запоминающего регистра через присоединенные к последнему переключателю входные цептилн подключены ко входам сумматора, выходы которого через вентили запрета соединены со входами операционного

регистра и через выходные ключи подключены к выходным шинам устройства.

Это позволило упростить схему и повысить быстродействие устройства.

На чертеже приведена схема зстройства. Устройство состоит из операционного регистра /, содерл ащего ячейки для хранения остатков по рабочим и контрольному основанию и предназначенного для запоминания

контролируемого числа и результатов промежуточных вычислений запоминающего регистра 2, содержащего ячейки для запоминания остатков контролируемого числа по рабочим и контрольному основаниям и хранения их в

течение времени обнаружения ошибки. Входы операционного и запоминающего регистров подключены ко входным шннам 3 устройства обнаружения и исправления ошибки, а выходы г-ой и (п-/+1)-ой ячеек операционного регистра соединены попарно со входами дещифраторов 4. Если количество ячеек нечетное, то ко входам последнего из дешифраторов 4 подключены выходы одной, средней из я ячеек для остатков по рабочи м основаниям. Выходы (я+1)-ой ячейки операционного регистра /, в которую заносится остаток числа по контрольному основанию, подключены ко входам дешифратора 5. Выходы дешифраторов 4 через взакмосвязанные последовательно упрявляюпше один 3 другим переключатели 6 соединены со входами блока памяти 7 констант нулевизации. Эти константы предназначены для нулевизации контролируемого числа. Выходы дешифратора 5 через управляемые последним из иереключателей 6 вентили 8 подключены ко входам блока памяти 9 констант ошибок, вычитание которых из контролируемого числа устраняет ошибку в контролируемом числе. Кроме этого, ВЫХОДЫ ячеек операциовдного регистра / и выходы блоков памяти 7 и 9 непосредственно, а выходы ячеек запоминающего регистра 2 через управляемые последним из переключателей 6 входные вентили 10, соединены со входами сумматора /ДБ котором осуществляется нулевизация контролируемого числа. В этом же сумматоре // осуш,ествляется исправление ошибки путем вычитания из контролируемого числа констант ошибок. Выходы сумматора 11 через управляемые последним из переключателей 6 вентели запрета 12 соединены со входами операционного регистра / для занесения в него промежуточных результатов при нулевизации контролируемого числа. Кроме того, выходы сумматора // через управляемые входными вентилями 10 выходные ключи 13 подключены к выходным шинам М устройства обнаружения и испр авления ошибок для выдачи исправленного числа. Работа предлагаемого устройства обнаружения и исправления ошибок осуществляется следующим образом. На входные шины сЗ устройства о-бнаружеиия и исправления ошибок подается контролируемое число, которое одновременно записывается в ОПерационный / и запоминающий 2 регистры. В начальном состоянии последовательно управляюище один другим переключатели 6, за исключением первого, находятся в запертом состоянии. В запертом состоянии находятся также вентили 8, входные вентили 10 и выходные ключи 13 сумматора 11. По первому рабочему такту сигналы с выходов всех ячеек операционного регистра / подаются на соответствующие входы дещифраторов 4 и 5. Одновременно контролируемое число с выходов Операционного регистра / заносится в сумматор 11, затем производится одновременный опрос дешифраторов 4, начиная с первого. (Первым из дешифраторов 4 будем называть дешифратор 4, входы которого соединены с выходами 1-ой и «-ой рабочих ячеек операционного регистра 1, вторым - дешифратор, входы которого соединены с выходами 2-Ой и (п-1)-ой рабочих ячеек операционного регистра / и т. д. Последний из дещифраторов 4 при четном числе рабочих ячеек регистра / соединен по входам с выходамиой и (-|-1)-ой рабочих ячеек региЛ4стра 1, а при нечетном числе, рабочих ячеек операционного регистра / соединен .по вхо+ 1)-ой рабочей ячейдам с выходами (ки регистра /). Если в 1-ой и /г-ой рабочих ячейках регистра / записаны ненулевые остатки, то при анализе выходного сигнала первого из дешифраторов 4 этот сигнал через связанный с первым дешифратором 4 открытый первый из переключателей 6 поступит на вход блока памяти 7 констант нулевизации и выберет оттуда соответствующую константу .нулевизации. Эта константа поступает в сумматор //, где вычитается из занесенного туда ранее контролируемого числа. Константа подобрана таким образом, что при ее вычитании из контролируемого числа в остатках но 1-му и я-му рабочим основаниям образуются нули. Полученное после первого цикла пулевизации число с выхода сумматора // через открытые вентили запрета 12 заносится в предварительно очищенный операционный регистр /, с выходов которого iB следующем такте частично нулевизированное число снова поступает на входы дешифраторов 4, 5 и в сумматор //. После этого опять производится опрос дешифраторов 4 и последовательный анализ выходных сигналов дешифраторов 4. В связи с тем, что после первого цикла нулевизации в 1-ой и я-ой рабочих ячейках регистра 1 записаны нули, на выходе первого из дешифраторов 4 присутствует нулевой сигнал, который не проходит на вход блока памяти 7, а через управляющий выход первого из переключателей 6 открывает второй из переключателей 6. Если во 2-ой и (п-1)-ой рабочих ячейках регистра / записаны ненулевые остатки по 2-му и (п-1)-му рабочим основаниям, то ненулевой сигнал с соответствующего выхода второго из дещиф-. раторов 4 и связанный с ним открытый переключатель 6 поступает в блок памяти 7 констант нулевизации, откуда выбирает соответствующую константу нулевизации. Выбранная константа поступает в сумматор // и вычитается из занесенного туда ранее числа полученного после первого цикла нулевизации. Констаита подобрана таким образом, что при -ее вычитании из частич1но нулевизированного ;в Первом цикле .нулевизации контролируемого числа В остатках чпо ,2-му и (п-1)-му фабочим основаниям образуются нули, а также сохра.няются нули в остатках по 1-му и га-му рабочим основаниям. Полученное после второго цикла «улевизациИ число с выхода сумматора // через открытые вентили запрета 12 заносятся в предварительно очищенный операционный регистр 1, с выходов которого в очередном такте дважды частично нулевизированное число снова поступает на входы дешифраторов 4 и 5 и в сумматор //. Процесс нулевизации по-, вторяется аналогичным образом до тех пор,, пока во всех остатках по рабочим основаниям не окажутся нули. При этом все пере-, ключатели 6 окажутся открытыми, и сигнал

с управляющего выхода последнего из переключателей 6 открывает вентили 8, входные вентили 10 сумматора 11 rf запирает вентили запрета 12.

В следующем за этим цикле работы устройства выявляется правильность числа или наличие в нем ошибки, т. е. необходимость коррекции. Первая операция этого циkлa заключается в занесении в сумматор // через открытые входные вентили 10 контролируемого числа из запоми нающего регистра 2. Одновременно сигналом с выхода входных вентилей 10 открываются выходные ключи 13.

Следующая операция заключается в анализе содержимого ячейки остатков по контрольному основанию регистра /. Для этого подаются импульсы опроса на дешифраторы. При этом, если на выходе дешифратора 5 сигнал появляется на нулевой шине, что имеет место при наличии нуля в ячейке по контрольному основанию регистра /, то это является признаком отсутствия ошибок в контролируемом числе. Если же на выходе дешифратора 5 появится ненулевой сигнал, что свидетельствует о наличии ошибки в контролируемом числе, то этот сигнал через открытые вентили 8 поступает на вход блока памяти 9 констант ошибок, где по этому сигналу выбирается соответствующая константа. Эта константа подается в сумматор // и вычитается из занесенного туда ранее из регистра 2 контролируемого числа. Константа подобран а таким образом, что при ее вычитании из контролируемого числа имевшая место ошибка в числе устраняется. Исправленное число через открытые выходные ключи 13 поступает на выходные шины 14 устройства обнаружения и исправления ошибоК. Если в,

контролируемом числе ошибки отсутствовали, то никакая константа из блока памяти 9 не выбирается и не вычитается из контролируемого числа. Контролируемое число, не содержащее ошибок, с выхода сумматора // через выходные ключи 13 поступает на выходные шины 14 устройства обнаружения и исправления ошибок.

Предмет изобретения

Устройство для обнаружения и исправления ошибок в системе остаточных классов, содержащее подключенные ко входным шинам операционный и запоминающий регистры с п выходами, дешифраторы, блоки памяти констант нулевизации и ошибок, сумматор, переключатели, вентили и ключи, отличающееся тем, что, с целью повышения быстродействия и упрощения устройства, в нем t-ый и (п-/-fl)-bm выходы операционного регистра подключены ко входам соответствующих дешифраторов, выходы которых через последовательно включенные переключатели соединены со входными шинами блока памяти констант нулевизации, а выходы операционного регистра через дешифратор и подключенные к последнему переключателю вентили подсоединены к блоку памяти констант ошибок; выходы рацион кого регистра и блока памяти констант нулевизации и констант ошибок непосредственно, а. выходы запоминаюшего регистра через присоединенные к последнему переключателю входные вентили подключены ко входам сумматора, выходы которого через вентили запрета соединены со входами операционного регистра и через выходные ключи подключены .к выходным щинам уст|ройства.

ij:aj.

да

,f«

Л