Изобретение относится к логическим устройствам, применяемым в вычислительной теХНике и автоматике.
Динамические элементы булевой логики, реализующие функции совпадения «И, разделения «ИЛИ, отрицания «НЕ и их комбинации, по ряду важнейших параметров превосходят соответствующие элементы потенциальных систем. К .таким параметрам, относятся: потребляемая мощность, помехоустойчивость, логическая эффективность и т. п.
Известны динамические элементы булевой логики, реализуемые в монолитном интегральном исполнении.
Пороговые логические элементы обладают больщими логическими возможностями по сравнению с элементами булевой логики.
Известны потенциальные пороговые логические элементы, реализуемые в интегральном исполнении. Отмеченные выще нреимуществаГ динамических элементов пе)ред ,иотенциальиыми сохраняются и для элементов пороговой логики.
Целью изобретения является создание порогового логического элемента, реализуемого fi монолитном интегральном исполнении, который может быть использован в импульсной системе логических элементов.
Весовой резистор одного из входов линейного сумматора подключен к щине инверсной
фазы ДБухфаЗНото импульсного /истоиика питания. Этот вхоа соединен с выходом дискриминатора, построенного, например, на двух последовательно соединенных транзисторных каскадах с общим эмиттером. Весовые резисторы остальных информационных входов подключены к щине прямой фазы импульсного источника питания.
На чертеже показана принципиальная схема порогового логического элемента.
Пороговый логический элемент состоит из связанных между собой линейного сумматора и дискриминатора. Линейный сумматор содержит n-fl группу диодов: 1 и 2, 3 к 4, 5 к 6, 7 и 8. Точки объединения анодов диодов 1 и 2, 3 II 4, 5 и 6 соединяются через соответствующие весовые резисторы 9, 10 н 11 с тиной 12 прямой фазы двухфазного импульсного источника питания. Шина 13 инверсной фазы этого источиика через весовой резистор 14 подключена к точке объединения анодов диодов 7 и 8. Катоды диодов 2, 4, 6, 7 объединяются в точке 15, соединенной через резистор 16 с отрицательным источником питания 17. Катоды диодов /. -9, 5, 8 являются входами линейного сумматора, а точка 15 - его выходом.
noporoBbiii дискриминатор выполнен на двух последовательно соединенных транзисторах. База первого транзистора 18 подключена к точке /5, эмиттер этого транзистора заземлен.
Коллектор транзистора 18, объединённый с базой транзистора 19, имеющего заземленный эмиттер, через резистор 20 подключен к положительному источнику иитания 21, н через резистор 22 - к «земляной шине. Коллектор транзистора 19, объединенный с катодом диода 8, через резистор 23 соединен с положительным источником питания 21. Точка 24 является выходом порогового логического элемента.
Предположим, что импульсный источник питания находится во включенном состоянии (Еп, п 0), т. е. па шине 12 присутствует высокий положительный потенциал, на шине 13 - потенциал, близкий к потенциалу «земляной шины. В этом случае элемент реализует пороговую функцию от п входных переменных, представленных низкими (логический ноль) и высокими (логическая единица) положительными потенциалами. Токи от двухфазного импульсного источника питания с шипы 12 текут через весовые резисторы 9-11, сопротивления которых обратно пропорциональны их «весам, во внешние источники входных сигналов, если соответствующие сигналы являются логическими пулями, или складываются на «суммирующем резисторе 16 при прохождении к отрицательному источнику питания 17, если соответствующие входные €И1Гналы являются логическими единицами. Потенциал в точке 15, соответствующий взвешенной сумме входных сигналов, анализируется дискриминатором на транзисторах 18 и 19. Величины весовых и суммирующего резисторов выбирают таким образом, что дискриминатор срабатывает (в точке 24 появляется высокий положительный потенциал) при условии - взвешенная сумма больше или равна О1пределен.ному порогу. В этом случае потенциал в точке 15 оказывается достаточным для включения транзистора 18 и, следовательно, для выключения транзистора 19. В противном случае, когда взвешеиная сумма лежит ниже заданного порога, потенциал в точке 15 оказывается ниже порога срабатывания дискриминатора на транзисторах 18 и 19, т. е. в точке 24 появляется низмий Положительный потенциал (логический ноль). Поскольку в рассматриваемом режиме
п 0, диод 8 -находится в закрытом состоянии, а диод 7 открывается только при появлении в точке 15 отрицательното иотевциала достаточной величины, что не может изменить логического состояния элемента.
Таким образом, в данном режиме (,
,1 0) на выходе 24 элемента реализуется пороговая функция от п вход|Ных переменных.
После переключения двухфазного импульсного источника питания (п 0, ) элемент запоминает логическое состояние, соответствующее предыдущему моменту вре.мени.
Действительно, если элемент находился в единичном сОСтояни И, то после переключения источника питания это состояние поддерживается за счет протекания тока с шины 13 через резистор 14, имеющий вес больший или равный порогу, в точку 15, что обеспечивает включение транзистора 18 и, следовательно, выключение транзистора 19. Поскольку ,1 0, диоды 9-// находятся в непроводящем состоянии. Запоминание нулевого состояния при переключении источника питания сопровождается открыванием диода 8 и фиксацией потенциала точки 15 на уровне, лежащем ниже порога срабатывания дискриминатора.
Предлагаемый пороговый лагичеокий элемент может работать совместно с логическими ДТЛ, ТТЛ и пороговыми элементами статического типа без дополиительиых согласующих цепей. Это позволяет комбинированно использовать статические и динамические элементы при построении логических структур.
Предмет изобретения
Пороговый логический элемент, содержащий входной диодно-резисторный линейный сумматор и амплитудный дискриминатор, вход которого соединен с выходом упомянутого сумматора, отличающийся тем, что, с целью его использования в импульсной системе логических элементо1В, один из входов сумматора соединен с выходом амплитудного дискриминатора, при этом на весовой резистор входа, соединенного с выходом амплитудного дискриминатора, импульсное питание подано в инверсной фазе, а на весовые резисторы остальных входов - в прямой фазе.
/
