МНОГОКАНАЛЬНЫЙ КОРРЕЛЯТОР Советский патент 1973 года по МПК G06F17/15 

1

Изобретение относится к технике статистических измерений параметров случайных процессов.

Предлагаемый многоканальный цифровой коррелятор предназначен для вычисления оценок авто- и взаимокорреляционных функций реализаций центрированных, стационарных эргодических на интервале наблюдения процессов.

Известны многоканальные цифровые корреляторы, строящиеся на базе преобразователей типа аналог - код, регистров сдвига, множительного блока, коммутаторов и выходных накопителей. Однако эти корреляторы отличаются громоздкостью, сложностью конструктивных связей узлов и низким быстродействием. Это вызвано тем, что в устройствах предусматривается последовательное перемнож ение текущей ординаты одного из процессов на п ординат другого процесса, каждая из которых сдвинута по времени относительно текущей ординаты первого из процессов на

величину Х-т, где /(0, 12 ..., п-1; т -- .

Известны также устройства, строящиеся на базе преобразователей типа аналог-код, регистров сдвига, -накопителей, триггера и синхронизатора. Они отличаются громоздким оборудованием, низкими быстродействием н надежностью. Последние два обстоятельства

вызваны необходимостью осуществления после каждого преобразования сигналов (/n-f2)кратного сдвига содержимого регистров, что существенно увеличивает как вероятность сбоя каждого из разрядов сдвигового регистра (что может отразиться на результатах анализа), так и периоды между очередными преобразованиями исходных процессов.

Цель предлагаемого изобретения - повышение быстродействия н надежности многоканального цифрового коррелятора, а также упрощение конструкции устройства. Для этого в состав коррелятора кроме двухканального время-импульсного преобразователя типа

аналог-код, регистров сдвига, выходных накопителей и триггера вводится (т+1)-разрядный двоичный вычитающий счетчик, схемы «И и «ИЛИ и элемент временной задержки, причем сдвиговые регистры объединены в т.

каскадов каждый по п разрядов, выходы младших разрядов которых, начиная с первого по /п-ый каскад, связаны соответственно с входами первого, второго, ... га-го разрядов первого накопителя; выходы вторых разрядов регистров, начиная с нервого но т-ый, соответственно со входами первого по т-ъ разряд второго пакопителя п т. д., выходы П.-ЫХ разрядов сдвиговых регистров, начиная с первого по /п-ый, соответственно со входами нервого по т-ый разряд «-го накотггеля,

входы же установки единицы младших разрядов регистров, начиная с первого по яг-ый, связаны соответственно с шинами иерезаписи инверсного кода второго, третьего .и т. д. )-го разряда вычитающего счетчика. Сдвиговые шины всех каскадов сдвиговых рсгнстров объединены с ши.ной опроса инверСного кода счетчика, с шиной сброса счетчика, нулевым входом триггера, управляющим выходом конца преобразования преобразователя 1и входом элемента временной задержки. Выход .последнего -параллелино с информационным выхоутом преобразователя через схему «ИЛИ 1связан со сходом вычитання счетчика, второй же информационный выход преобразователя связан со счетным входом триггера и с импульсным входом схемы «И, управляющим входом связанным с единичным иоте.нциальныл; выходо-м триггера, а выход схемы «И .подключен к шинам Онроса прямого кода выходных вентилей сдвиговых регистров.

На чертеже приведена блок-схема предлагаемого коррелятора.

Устройство содержит двухканальный время-импульсный преобразователь / типа аналог-код, вычитающий (m-fl)-разрядный двоичный счетчик 2, т, «-разрядных сдвиговых регистров 3, л (2т+/)-разрядных накопителей 4, логическую схему «ИЛИ 5, триггер 6, логическу о схему «И 7 и элемент временной задержки 8.

Младшие т разрядов каждого из п «акопителей 4 представляют сумматор со сквозным переносом, а старшие , разрядов - обычный двоичный счетчик. Каждый из накопителей снабжен триггером знака, входом связанного с выxoдo старшего разряда накопителя, а единичным дифференциальным выходом - со входом младшего разряда.

Все разряды счетчика 2, кроме первого разряд,а, снабжены вентилями инверсиого кода, а каждый из т регистров 3 - системой из « веитилей ирямого кода.

Клемл1ы а и б, подключенные к входам преобразователя /, - информационные входы коррелятора. Иа клемму е подается напряжение смешения.

Иервый информационный выход преобразователя / подключен через схему «ИЛИ 5 к входу вычитаиия ечетчнка 2, второй же информационный выход связан со счетным входом триггера 6 и с импульсным входом схемы «И 7, управляющим входом, подключенным к единичному потенциальному выходу триггера 6, а управляющий выход преобразователя связан одновременно с шнной опроса ч сброса счетчика 2, нулевым входом триггера 6, с сдвиговой шиной каждого из т регистров 3нс входом элемента временной задержки 8. Выход носледнего через схему «ИЛИ 5 связан со входом вычитания счетчика 2, поразрядные выходы инверсного кода которого, начиная со второго но ()-ый разряд, связаны с единичными входами

младщих разрядов соответствующих регистров 3.

Выходы прямого кода, начиная с иервого но л-ый разряд, первого (верхнего) из т регистров 3 связаны с вхо-дами младщих разрядов соответствующих п накопителей 4, выходы второго регистра - со входами вторых разрядов соответствующих накопителей и т.д., выходы т-го регистра - со входами т-ых разрядов соответствующих накопителей.

Цепи начальных установок, триггеры знака и их связи, а также выходные вентили счетчика 2 и региетров 3 на чертеже не показаны.

В исходном состоянии все разряды ечетчика 2 находятся в единичном положении, триггер 6 - в нулевом положении, схема «И 7 закрыта, сдвиговые регистры 3 очищены, в каждом из иакопителей 4 зафиксировано

число Л () в виде инверсного кода числа N(), а каждый из тригге4

ров зиака иаходится в положении «1.

оо

Исследуемые процессы X(i) и Y(t) подаются соответственно на клеммы а и б в аналоговом виде, а на клемму в - напряжение емещения Е.

В иреобразователе 1 производится кванто00

вание но времени процессов X(i) и Y(t)-}О

+Е с частотой /к„. Ординаты J(K)+ и

Y(t,;)-{-E указанных смещенных процессов преобразуются в пакеты и.мнульсов с количеством импульсов в последовательности, соответственно равными

О X(kt)+E .- 2(),

/ О . ) -f- f С 2(2« - 1), т KB

Дискрета У(/гт), формируемая па информационном выходе иреобразователя / в виде последовательности импульсов, поступает через схему «ИЛИ 5 на вход вычитания ечетчика 2, последовательность же имнульсов

дискреты Jf(/2T) с выхода иреобразователя / нодается на счетный вход триггера 6 и нмнульсиый вход схемы «И 7.

rioc;ie окончания /г-го преобразования в старших т разрядах счетчика 2 фиксируется

Y(k-)+E инверсный код целой части числа ,

а в ироцессе же к-го преобразования на выходе схемы «И 7 формируются импульсы, прох° (т) -Н Е изводящие - -кратный оирос регистров 3.

Имнульсом конца преобразования, формируемым на выходе нреобразователя /, производится сброс триггера 6, сдвиг вверх на один разряд содержимого регистров 5 с одновременным опросом и сбросом счетчика 2 с последующей (через элемент задержки 8 и схему «ИЛИ 5) подачей единицы на вход счетчика 2. В результате все разряды последнего устанавливаются в единичное положение, в младшем разряде первого регистра фиксируется код второго разряда числа Y{kT), в младшем разряде второго регистра - код

третьего разряда числа Y(kT:) и т. д., в младшем разряде т-го регистра - код )-го разряда указанного числа.

После окончания -го преобразования исследуемых сигналов через время то - (/ -

рабочая частота комплектующих элементов устройства, То - длительность задержки элемента 8) возможно осуществлять ()-ое преобразование выходных сигналов. Указанное обстоятельство существенно повышает быстрод:ействие коррелятора.

Исследующий (+1)-ый такт анализа осуществляется в описанной последовательности.

В устройстве в качестве счетчика 2 используется вычитающий счетчик, а не счетчик прямого счета. Это- вызвано необходимостью сброса счетчика одним коротким импульсом. Поскольку в схеме шины сброса и опроса счетчика 2 объединены с шиной сдвига всех регистров 3, то в случае использования счетчика прямого счета один короткий импульс не обеспечил бы сброса последнего, хотя он и успел бы опросить счетчик. Следовательно, для сброса счетчика прямого счета потребовался бы импульс широкой длительности либо серия из (m-f-l) коротких импульсов. В .первом случае это привело бы к нарушению работы регистров 3, а во втором случае осуществился бы (/n-j-l)-кратный сдвиг кодов в регистрах 3, что недопустимо. Для сброса же на «нуль вычитающего счетчика вполне достаточно одного короткого импульса, поскольку при переходе триггера с единичного положения в нулевое на его нулевом дифференциальном выходе импульс переноса не формируется.

Подключение выхода преобразователя / к счетному входу триггера 6 н к импульсному входу схемы «ИЛИ 7 вызвано следующими соображениями. Если рассматриваемая связь завершилась бы только на счетном входе триггера, то необходимо было бы шину опроса регистров 3 связать не с выходом схемы И 7, а с единичным дифференциальным выходом триггера. А это вызовет при установке триггера в «нуль формирование импульса на единичном дифференциальном выходе триггера 6, если последний до установки в «нуль находился в положении единицы. Указанный импульс произвел бы дополнительный перенос содержимого регистров в выходные накопители, что недопустимо. Связь же счетного входа триггера 6 с импульсным входом вентиля, управляюшим входом, подключенным к единичному потенциальному входу триггера.

устраняет указанный недостаток, поскольку при установке последнего в нулевое положение на выходе схемы «И 7 импульс не формируется. На выходе последнего появляется каждый четный импульс последовательности

О

X(), так как четные импульсы успевают пройти через вентиль вв.иду большей инерционности триггера по сравнению с вентилем.

Иечетные же импульсы последовательности на выход вентиля не проходят, так как за время их существования вентиль по управляющему входу закрыт. Рассмотри.м ) такт работы устройства. Пусть после К-то такта в младших разрядах регистров 3, пачиная с первого (верхнего) по т-ый (нижний) зафиксированы соответственно коды второго, третьего и т. д.,

с

(т+1)-го разряда числа У(йт)+, во вторых разрядах указанных регистров - коды второго, третьего и т. д., (т-|-1)-го разряда числа

о

y{kr-т:) и т. д., в и-ых разрядах соответствующих регистров - коды второго, третьего

и т. д., (т+1)-го разряда числа (п- - 1), а в накопителях 4, начиная с первого (левого) по п-ый (правый) соответственно зафиксированы коды алгебраических сум.м

((

Х(/-г) + Е

- NE + Л - - 4

X

к (гЧ - nt) +

ЛА + NE- -- .

X

Знак означает округление до меньшего целого. ()-bm такт анализа начинается преобразованием амплитуд сигналов

X(f,,i) + E и У(4ч1) +

В процессе указанных преобразований в накопителе 4, начиная с первого по п-ый, пропзx {k+l)-.+E

кратный перенос

водится

соответственно кодов

И

(й-1)т +

(n). +Ё 2

В результате в накопителях фиксируются соответствующие коды

Кроме того, в процессе (/г-|--1)-го преобразования производится формирование инверсу(К+1) ного кода целой части числа

в т старших разрядах счетчика 2. С окончанием преобразования на выходе преобразова65 теля / формируетея короткий импульс, произ