УСТРОЙСТВО ДЛЯ КЛАССИФИКАЦИИ ИНТЕГРАЛЬНЫХ СХЕМ Советский патент 1973 года по МПК G01R31/28 

I

Изобретение относится к области автоматики и вычислительной техники.

Известны устройства для классификации интегральных схем, содержащие аналогоцифровой преобразователь, входы которого присоединены к выходу блока управления и ко входам последовательно включенных программного коммутатора и блока преобразователей с подключенной к нему исследуемой интегральной схемой, а также логический блок .классификации, ко входам которого подключены выходы схем формирования сигналов «меньше и «больше, а к выходам прИсоединены входы блока управления и блока индикации.

Все известные устройства не обладают достаточным быстродействием.

Предложенное устройство отличается от известных тем, что оно содержит блоки зада«ия нижнего и верхнего пределов, входы которых соединены с выходами старших разрядов аналого-цифрового преобразователя, блоки поразрядного вывода значений параметров, входы которых подключены ко всем выходам аналого-цифрового преобразователя, а промежуточные схемы формирования сигналов «меньше и «больше, входы которых присоединены к выходам блоков задания нижнего и верхнего пределов и блоков поразрядного вывода значений параметров, а

2

выходы подключены ко входам схем формирования сигналов «меньше и «больше, присоединенных одними из входов к выходу блока управления.

Это позволило повысить точность и быстродействие.

На чертеже представлена блок-схема предлагаемого устройства (цифрой / обозначена исследуемая интегральная схема). Устройство включает в себя блок первичных преобразователей 2, программный коммутатор 3, аналого-цифровой преобразователь 4, логический блок классификации 5, блок индикации 6, блок управления 7, блок 8 задания нижнего предела, блок 9 задания верхнего предела, блок 10 поразрядного вывода значений параметров, не удовлетворяющих по нижнему пределу, блок 11 поразрядного вывода значений параметров, не удовлетворяющих по

верхнему пределу, схемы 12 формирования сигнала «меньше с (п-1)-го разряда (считая я старшим разрядом) до схемы 13 формирования сигнала «меньше в младшем (первом) разряде, схемы 14 формирования

сигнала «больше с (п-1)-го разряда до схемы 15 формирования сигнала «больше в первом разряде, результирующую схему 16 формирования сигнала «меньше и результирующую схему 17 формирования сигнала

«больше.

Выходы 18 исследуемой интегральной схемы через блок первичных преобразователей 2 соединены со входом 19 программного коммутатора 3, выход которого 20 соединен с аналого-цифровым преобразователе М 4. Выход логического блока классификации 5 соединен со входом 21 блока индикации 5 и со входом 22 блока унравления 7, выход которого соединен со входом 23 блока первичных преобразователей 2, со входом 24 программного коммутатора 3, со входом 25 преобразователя аналог-код 4 и со входами 26 и 27 результирующей схемы 16 формирования сигнала «меньше и результирующей схемы 17 формирования сигнала «больше соответственно.

Десятичные выходы 28-47 (0,1,2... 9 старшего разряда, 0,1,2... 9 (га-1)-го разряда и т. д. до второго разряда включительно) преобразователя аналог-код 4 подключены к блоку 8 задания нижнего предела и к блоку 9 задания верхнего нредела, а все выходы 28-57 преобразователя аналог-код 4 подключены к блоку 10 поразрядного вывода значений параметров, не удовлетворяющих по нижнему пределу, и к блоку // поразрядного вывода значений параметров, не удовлетво:ряющих по верхнему пределу. Выход 58 старшего разряда блока 8 подключен ко входам схем 12 формирования сигнала «меньше, начиная с (п-1)-го разряда и до схемы 13 формирования сигнала «меньше в младшем разряде включительно. Выход 59 (п-1)-го разряда блока 8 подключен ко входам схем формирования сигнала «меньше, начиная с (п-2)-го разряда и до схемы 13 формирования сигнала «меньше в младшем разряде.

Аналогично выход 60 старшего разряда блока 9 задания верхнего предела подключен ко входам схемы 14 формирования сигнала «больше начиная с (п-1)-го разряда и до схемы 15 формирования сигнала «больше в младшем разряде включительно. Выход 61 (п-1)-го разряда блока задания верхнего предела подключен ко входам схемы 14 и до схемы 15. Выходы блока 10 поразрядного вывода значений параметров, не удовлетворяющих по нижнему пределу, подключены: выход 62 - к результирующей схеме 16 формирования сигнала «меньше ; выход 63 - к схеме 12 формирования сигнала «меньше с (п-1)-го разряда; выход 64 - к схеме 13 формирования сигнала «меньше в младшем (:первом) разряде.

Выходы блока // поразрядного вывода значений параметров, не удовлетворяющих по верхнему пределу, подключены: выход 65 - К результирующей схеме 17 формирования сигнала «больше ; выход 66 - к схеме 14 формирования сигнала «больше в (п-1)-м разряде; выход 67 - к схеме 15 формирования сигнала «больше в младшем разряде; выходы схем формирования сигнала «меньше, начиная от выхода 68 схемы 12 формирования сигнала «меньше в (п-1)-м

разряде и до выхода 69 схемы 13 формирования сигнала «меньше в младшем разряде, иодключены к результирующей схеме 16 формирования сигнала «больше, начиная от выторой подключен к логическому блоку классификации 5, Аналогично выходы схем формирования сигнала «больше начиная от выхода 7/ схемы 14 формирования сигнала «больше в (п-1)-м разряде и до выходя

72 схемы 15 формирования сигнала «больще в младшем разряде, иодключены ,к результирующей схеме 17 формирования сигнала «больше, выход 73 которой подключен к логическому блоку классификации 5,

Классификатор работает следующим образом.

Выход 18 исследуемой интегральной схемы / подключен к блоку первичНых преобразователей 2, где формируется первичная информация об измеряемых параметрах, которая поступает па вход 19 программного коммутатора 3. Блок управления 7 по выходу 24 формирует управляющий сигиал на программный коммутатор 3 для поочередного подключения

контролируемых параметров на вход 20 иреобразователя аналог-код 4. Значения контролируемого параметра в цифровом коде поступают на выходы 28-37 старшего разряда, 38-47 (п-1)-го разряда, и т. д. до 48-

57 младшего разряда и далее - на блок 8 задания иижнего предела, блок 9 задания верхнего предела, блоки 10 и II поразрядного вывода значений параметров, яе удовлетворяющих соответствеино по нижнему и по

верхнему пределу. Далее разберем работу классификатора на конкретном примере для десятичного кода.

ПустЬКонтролируемый параметр имеет нижнюю границу 26... 7 и верхнюю границу

42... 3. В этом случае выходы блока 8 задания нижнего предела подсоединяются к следующим выходам преобразователя аналогкод: выход 55 - к выходу 30 старщего разряда; выход 59 - к выходу 44 (п-1)-го

разряда и т, д. до второго разряда включительно. Выходы блока 9 задания верхнего предела подсоединяются к следующим выходам преобразователя аналог-код: выход 60- к выходу 32 старшего разряда; выход 61 -к

выходу 40 («-1)-го разряда и т. д. до второго разряда включительно. Выходы блока 10 поразрядного вывода значений параметров, не удовлетворяющих по нижнему пределу, подсоединяются к следующим выходам преобразователя аналог-код 4: выход 62 - к выходам 28 и 29 старшего разряда; выход

63- к выходам 38-43 (п-1)-го разряда и т. л. до .младшего разряда, в котором выход

64иодсоединяется к выходам 48-54 преобразователя аналог-код 4.

Выходы блока 11 поразрядного вывода значений параметров, не удовлетворяющих по верхнему пределу, подсоединяются к следующим выходам преобразователя аналогкод: выход 65 - к выходам 33-37 старщего

разряда; выход €6 - к выходам 41-47 (ft-1)-го разряда и т. д. младшего разряда, в -котором выход 67 подсоединяется к выходам 52-57 преобразователя аналог-код 4. В результате этого на разрядных выходах 58, 59 и т. д. блока 8 задания нижнего предела появится сигнал в - случае, если в соответствующих разрядах преобразователя аналогкод 4 появится цифра, равная цифре в соответствующем разряде уставки нижнего предела, например, цифра 2 в старшем разряде. Аналогично на разрядных выходах 60, 61 и т. д. блока 9 задания верхнего предела появятся сигналы в случае, если в соответствующих разрядах преобразователя аналогкод 4 появится цифра, равная цифре в соответствующем разряде уставки верхнего предела.

На разрядных выходах 62, 63.. .64 блока 10 поразрядного вывода значений параметров, не удовлетворяющих по нижнему пределу, появится сигнал в случае, если в соответствующих разрядах преобразователя аналогкод 4 появится цифра, меньшая, чем цифра в соответствующем разряде уставки нижнего предела, например, цифры О и 1 - в старщем разряде, или 0,1,2,3,4,5 в (п-1)-м разряде и т. д.; аналогично на разрядных выходах 65, 66...67 блока // поразрядного вывода значений параметров, не удовлетворяющих по верхнему пределу, появится сигнал в случае, если в соответствующих разрядах преобразователя аналог-код 4 появится цифра, больщая, чем цифра в соответствующем разряде уставки верхнего предела, например, цифры 3,4,5,6,7,8,9 - в старщем разряде, или 7,8,9 - в (п-1)-м разряде и т. д.

Таким образом, блоки 10 и // представляют собой схему, реализующую логическую функцию «ИЛИ. Выход 62 старшего разряда блока 10 подсоединен непосредственно к результирующей схеме 16 формирования сигнала «меньше, так как появление сигнала на выходе 62 уже говорит о том, что контролируемый параметр имеет значение, меньшее нижней уставки контроля. Аналогично, выход 65 старшего разряда блока 11 подсоединен непосредственно к результирующей схеме 17 формирования сигнала «больще.

Выход 63 (п-1)-го разряда блока 10 подсоединен к схеме 12 формирования сигнала «меньше. К ней же подсоединен выход 58 старшего разряда блока 8. Сигнал на выходе 68 схемы появится лишь в том случае, если будут сигналы на обоих ее входах, т. е. эта схема реализует логическую функцию «И на два входа. Выход 64 младшего разряда блока 10 подключен к схеме 13 формирования сигнала «меньше в младшем (нервом) разряде. К ней же подключены все выходы 58, 59 и т. д. до второго разряда включительно блока 8 задания нижнего предела. , Таким образом, схема 13 реализует логическую функцию «И на п входов.

На выходах схем поразрядного формирования сигнала «меньше появятся сигналы при условии, что в соответствующем разряде на выходе преобразователя аналог-код 4 появится цифра, меньшая, чем уставка нижнего предела в данном разряде, а во всех предыдущих разрядах будут стоять цифры, равные цифрам в соответствующем разряде уставки нижнего предела.

Аналогично, выход 66 (п)-то разряда блока /; подсоединен к схеме 14 формирования сигнала «больше (и-1)-го разряда. К ней же подключен выход 60 старшего разряда блока 9. Сигнал на выходе 71 схемы 14

появится лишь в том случае, если будут сигналы на обоих ее входах, т. е. эта схема реализует логическую функцию «И на два входа. Выход 67 младшего разряда блока 11 подключен к схеме 15 формирования сигнала «больше в младшем разряде. К ней же подключены все выходы 60, 61 и т. д. до второго разряда включительно блока 9 задания верхнего предела. Таким образом, схема 15 реализует логическую функцию «И на п

входов. На выходах схем поразрядного формирования сигнала «больше появятся сигналы лишь при условии, что в соответствующем разряде на выходе цреобразователя аналог-код 4 появится цифра, большая, чем

уставка верхнего предела в данном разряде,

а во всех предыдущих разрядах будут стоять

цифры, равные цифрам в соответствующем

разряде уставки верхнего предела.

Выходы 68...69 схем поразрядного фор.мирования сигналов «меньще подсоединены к результирующей схеме 16 формирования сигнала «меньще, которая реализует логическую функцию «ИЛИ. При поступлении сигнала опроса по входу

26 на выходе 70 формируется сигнал «меньше, если значение контролируемого параметра не удовлетворяет нижней уставке. Аналогичным образом формируется сигнал «больше «а выходе 73 схемы 17 формирования

сигнала «больше. Сигналы «больше и «меньше с выходов 73 и 70 поступают на логический блок классификации. Результаты классификации выводятся по связи 21 на блок индикации 6.

На чертеже контакты в .блоках 8, 9, 10 и // для удобства показаны условно. В конкретном устройстве они выполнены на бесконтактных элементах, которые могут оперативно менять свое состояние по командам от

блока управления 7.

Предмет изобретения

Устройство для классификации интегральных схем, содержащее аналого-цифровой преобразователь, входы которого присоединены к выходу блока управления и ко входам последовательно включенных программного коммутатора и блока преобразователей с подключенной к нему исследуемой интеграль«IPUной схемой, a также логический блок классификации, ко входам которого подключены выходы схем формирования сигналов «меньше и «больше, а « выходам присоединены входы блока управления и блока, индикации,5 отличающееся тем, что, с целью повышения точности и быстродействия,; оно содержит блоки заданна нижлего-и верхнего пределов, вхбдь которых соединены с выходами старших разрядов аналого-цифрового преобразо-ю вателя, блоки поразрядного вывода значений

Wni

90530 параметров, входы которых подключены ко всем выходам аналого-цифрового преобразователя, а также промежуточные схемы формироваяия сигналов «меньше и «больше, входы которых присоединены к выходам блоков задания нижнего и верхнего пределов и блоков поразрядного вывода значений параметров, а выходы подключены ко входам схем формирования сигналов «меньше и «больше, присоединенных одними из входов к выходу блока управления. .;