Устройство для преобразования десяти ных чисел в двоичные Советский патент 1974 года по МПК G06F5/02 

1

Изобретение относится к области вычислительной техники и нредназиачено для преобразования чисел из десятичной системы счисления в двоичную.

Известен преобразователь десятичного кода в двоичный, содержащий устройство ввода, десятичный регистр сдвига, счетчик десятичных разрядов с дешифратором, двоичный счетчик имнульсов и схему управления.

Преобразование десятичного кода в двоичный в таком преобразователе осуществляется путем последовательного суммиро вания на счетчике значений двоичных эквивалентов десятичных разрядов, причем суммирование осуществляется последовательно не только для эквивалентов, но и для двоичных разрядов в эквиваленте.

Схема такого преобразователя сравнительно сложна.

Предложенное устройство для преобразования десятичных чисел в двоичные отличается тем, что содержит блок формирования двоичных эквивалентов, входы которого соединены с выходами схемы заноминания десятичного числа, а выходы - со входами сумматора.

Усложнение рассматривасдмого устройства с увеличением количества десятичных разрядов незначительно. Достаточно высокое быстродействие схемы достигается за счет преобразования в двоичную форму всех десятичных разрядов одновременно и зависит не от размерности числа, а от значения цифр в его разрядах.

Схема предложенного устройства изображена на чертеже (для трех десятичных разрядов). В общем случае количество разрядов не ограничивается.

Распределитель импульсов 1 служит для

управления процессом преобразования чисел и представляет собой микропрограммный автомат, состоящий из двоичного счетчика 2 и дешифратора 3.

Схема 4 запоминания десятичных чисел,

подлежащих преобразованию в двоичный код, выполнена на переключателях 5-7. Клеммы переключателей, соответствующие одинаковым десятичным цифрам, запараллелеиы.

Блок 8 формирования двоичных эквивалентов предназначен для преобразования десятичных чисел в двоичные путем выделения на его выходах суммы разрядных единиц десятичного числа.

Блок 8 состоит из дешифратора 9, вентилей 10-15 и управляющих триггеров 16-18, предназначенных для фиксации временного интервала преобразования каждого десятичного разряда. Дешифратор 9 осуществляет непосредственное преобразование десятичных чисел в их двоичные эквиваленты.

Сумматор 19 (накапливающий) предназначен для сложения двоичных эквивалентов десятичных чисел.

Устройство содержит также cxciMy «И 20, элемент задержки 21, шину 22 тактовых нмпульсов, шину 23 сигнала «Начало нреобразования. Дешифратор 9 выполнен на схемах «ИЛИ 24-28, «И 29-31, «И-НЕ 32.

Перед преобразованием числа, вручную или автоматически от внешнего устройства управления, по шине 23 подается сигнал «Начало преобразования. Этим сигналом устанавливаются в «О триггеры счетчика 2 и сумматора 19, а ynpaвляюn иe триггеры 16-18 блока 8 формирования двоичных экБивалентов - в «1.

Тактовые импульсы при этом через схему «И 20 и вентили дешифратора 3 проходят на клеммы переключателей 5-7. Первый тактовый импульс через соответствуюш,ий вентиль, связанный с нулевой шиной переключателей, устанавливает в «О управляющий триггер, если на соответствующем переключателе его выставлена цифра «О. Этим исключается учет данного разряда в суммарном двоичном эквиваленте, подаваемом на сумматор 19.

Задержанный элементом задержки 21 первый импульс, поступает, во-первых, на вход счетчика 2, меняя его состояние и подготавливая прохождение второго тактового импульса со схемы «И 20 через следующий вентиль; во-вторых, приходит на вход вентилей 10-15 и «переписывает двоичный эквивалент десятичных цифр, выделяемый блоком 8 формирования двоичных эквивалентов, в соответствии с состоянием управляющих триггеров 16-18 на сумматор 19.

Второй тактовый импульс через вентиль дешифратора 3 поступает на клеммы переключателей 5-7, соответствующие цифре «1, и исключает очередную декаду из рассмотрения, если «Ь фиксировалась каким-либо из переключателей. Связанный с этим переключателем триггер устанавливается в «О и в соответствии с вновь установившейся комоинациёй на триггерах 16-18 и дешифраторе 9 вторым, задержанным на элементе 21 импульсом, к содержимому сумматора 19 прибавляется очередной двоичный эквивалент. Па сумматоре, таким образом, накапливается сумма.

Операция суммирования двоичных эквивалентов десятичных разрядов продолжается до тех нор, пока все управляющие триггеры не установятся в «О, т. е. пока не закончится преобразование десятичных цифр во всех разрядах.

Максимальное количество импульсов преобразования равно десяти. Сдвиг импульсов, поступающих на вход переключателей, осуществляется счетчиком 2 и дешифратором 3. lis возможных шестнадцати комбинаций счетчика используется только 10. В начальное состояние счетчик возвращается сигналом «Начало преобразования.

Суммарные двоичные эквиваленты выделяются схемами «И 29-31, «ПЛИ 24-28 и меняют свое значение нри переходе любого из управляющих триггеров 16-18 из первоначального состояния «1 в состояние «О.

Когда все управляющие триггеры установятся в «О, схема «И-НЕ 32 выдает сигнал «Конец преобразования, который запрещает дальнейшее прохождение тактовых имнуль сов через схему «И 20.

Предмет изобретения

Устройство для преобразования десятичных чисел в двоичные, содержащее раснределитель, выходы которого соединены со входа.ми схемы запоминания десятичного числа, и сумматор, отличающееся тем, что, с целью упрощения устройства, оно содержит блок формироваиия двоичных эквивалентов, входы которого соединены с выходами схемы запоминания десятичного числа, а выходы соединены со входами сумматора.