Экстраполятор приращений для однородных цифровых интегрирующих структур /оцис/ с плавающей запятой Советский патент 1974 года по МПК G06J1/02 

1

Изобретение относится к области вычислительной техники и может быть использовано в однородных цифровых интегрирующих структурах (ОЦИС) с плавающей запятой.

Известны зкстраполяторы приращений цифровой интегрирующей машины с полноразрядными приращениями, работающие по формуле экстраполяции п-го порядка с числами, запятая которых фиксирована, и состоящие из регистров, сумматоров, преобразователей коДОН, блоков выделения значащей части числа.

Предложенный экстраполятор отличается от известных тем, что для выполнения экстраполяции с плавающей запятой он содержит схему сдвига мантисс на один разряд влевовправо, схему управления сдвигами и анализа мантисс и схему сборки. Выходы сдвигающих регистров соединены со входами схем сдвига мантисс, два выхода которых соединены с управляющими входами схемы сдвига мантисс, а третий соединен через схему сборки с выходной шиной экстраполятора.

На чертеже представлена блок-схема предлагаемого экстраполятора, где: 1 и 2 - сдвигающие регистры для хранения

мантисс V/n, и , разностей Vz, и

в порядке Пг на f-ом шаге; 3-6 - комбинационные сумматоры; 7, 8 - преобразователи кода; 9, 10-блоки выделения значащей части числа;

11, 12 - схема сдвига мантисс на один разряд

влево-вправо; 13 - схема управления сдвигами и анализа

мантисс; 14- схема сборки.

Блоки преобразования кода предназначены для инверсии кода и размножения знака числа. Размножение знака числа необходимо для выравнивания весов разрядов чисел при сложении в дополнительном коде.

Блоки выделения значащей части числа предназначены для выделения в числе количества разрядов, установленного при проектировании ОЦИС.

Схема сдвига мантисс на один разряд влево L - вправо R имеет два управляющих входа, на которые поступают сигналы (i+n .и L(i+i) с выхода схемы 13 управления сдвига,ми и анализа мантисс. Эта схема анализирует следующие величины:

Vm(i+i) с выхода первого сдвигающего регистра

с выхода сумматора 3

V2m(i+2) (i+i) с выхода сумматора 4 с выхода сумматора 6 (,+2)

Алгоритм работы данного экстраполятора приращений

где:

Z(i.2) Z(i ,л) + ) + v2(i-i) (Л

Z(t+i) - vZ(/, 1) - Z,(2)

VZ(M.I)V2()-VZ,(3)

(/+2) vZ(i+i) + 2(г+1)(4)

где:

I - номер шага экстраполяции; V2(;+2) - экстраполированное .на один шаг

вперед значение прираш,ения; VZ(,+i (i+i) к узг(,-+1) - разности приращеНИИ первого, второго и третьего порядков.

На каждом шаге вычислений хранятся первая и вторая разности Уг, и ,, причем хранятся лишь мантиссы Vm и . На (t-|-l)-OM шате вычисляются вторая и третья разности 1ПО формулам (2), (3), (4) и запоминаются мантиссы Vm(i+i) и (,+i) для следующего шага.

На управляющих входах схемы сдвига существует потенциал сдвига мантисс d(i+i) или (г-ы). полученный в предыдущем шаге. В данном экстраполяторе передача и учет приращений порядков производится с запаздыванием на один шаг. В результате сдвига мантисс приращения имеют иорядок , следовательно, на входы всех сумматоров слагаемые поступают в одном порядке.

Поступающая на вход экстраполятора мантисса VOT(i+i) приращения VZ(i+i) в порядке Я(г+1) проходит на вход сдвигающего регистра 1 через блок 9 выделения значащей части числа, на входы сумматоров 3 и 6. С выходов регистров 1 и 2 мантиссы V/nj и , приращений VZj и в порядке Пг поступают на входы схемы 11, 12 сдвига мантисс. На выходе этих блоков мантиссы имеют уже порядок П(г+1). На сумматоре 3 выделяется величина V2Z(j+i) по формуле 2, на сумматоре 5 - величина V2z(j+i) по формуле 4, на сумматоре 6 -величина V2+(i+i) по формуле 1.

В процессе вычисления в регистр 1 записывается мантисса V/n(t+i) в порядке П(г+1), в регистр 2 - V2m(i+i) в этом же порядке.

После вычисления величины V2(i+2) схема 13 управления и анализа сдвига мантисс анализирует мантиссы Vm(i+2), Vm(i+i), (i+i), (,-+i). По результатам анализа схема 13 вырабатывает сигналы R(i+2), ) и приращение порядка УП(г+2). Сигналы R(i+2) и L(i+2) будут учтены в следующем шаге.

УП(г+2) поступает на выход экстраполятора через схему сборки 14.

После прохождения приращения порядка на выход экстраполятора через ту же схему сборки 14 поступает мантисса Vm(i+2) выходного приращения.

Предмет изобретения

Экстраполятор приращений для однородных цифровых интегрирующих структур с плавающей запятой, содержащий сдвигающие регистры, комбинационные -сумматоры, преобразователи кода, блоки выделения значащей части числа, отличающийся тем, что, с целью расширения области применения устройства, он содержит схему сдвига мантисс на один разряд влево-вправо, схему управления сдвигами и анализа мантисс и схему сборки, выходы сдвигаюших регистров соединены со входами схем сдвига мантисс, выходы которых соединены с входами преобразователей кода, выходы первого сдвигающего регистра и трех комбинационных сумматоров соединены с входами схемы управления сдвигами и анализа мантисс, два выхода которой соединены с управляющими входами схем сдвига мантисс, а третий соединен через схему сборки с выходной шиной экстраполятора, выход четвертого комбинационного сумматора соединен с входом первого сумматора.