Следящий преобразователь функций вида у= Советский патент 1975 года по МПК G06J3/00 

гарифматора 4 соединены с входами блока сравнения 5, три выхода которого соединены с входами второго реверсивного счетчика 6 суммирование, вычитание и через схему совпадения 7 со счетным входом. Блок сравнения предназначен для включений реверсивного счетчика 6 в режимы :

суммирования при X tos.j N ; вычитания при X Цг останова при X tojjN, tojj N а, Выход реверсивного счетчика 6 соединен с выходом преобразователя N , с которого считывается результат вычислеПИЙ при Xtojj N ioj2 a Логаркфматоры 2,4 предназначены для логарифмирования соот ветственно с выходов реверсивных счетчиков 1,6 значений чисел N. N , представле1гаых в двоичном коде, с выдачей результатов в аналоговых формах. Логариф маторы 2,4 имеют одинаковые построения и выполнены следующим образом. С входом логарифматора соединены входы блока 8 выделения старшего значащего разряца V информационные входы сдвигающего регистра 9. Каждь1Й из выходов блока 8 выделения старшего ;значащего разряда соединен с одним из управляющих входов коммутатора 1О, предназначенного для подключения одного из сопротивлений R, .2R , ... 7R резисторной матрвды 11 к части резисторной матриды 11 дробных значений O.lOSRfO, 185R; 0,.325 0,385R; O,465R; O,525R; O, 0.650R; 0,710R; O,760R; 0.815R; 0,875R; O,9iOR{ O,970R. Выходы блока 8 выделения старшего значаигего разряда соединены также супр вляюш.ими входами сдв11гаюи:.его регистра 9 таким образом, что при коде числа со старшим зна123чашим разрядом 2 ,2 или 2 производитс сдвиг кода числа N на 3,2 «ли 1 разрдц вправо (умножение) соответственно, 1 со,-ртаршцм значащим fi для числа2 или 2 - иа 1,2 или разрядом 2 , 3 разряда влево (.црленне) соответственно Выходы 2,2,2,2 сдвигаюлиега реrPtpTpa 9 соединены с входами 2,2 , 2 2 деи Ифратора 12, а выходы последнего с управляющими входами коммутатора 13, ключи которого в цепях НИИ дробной части матрицы 11. Один ком мутирующий выход каждого ключа соеди 1е с соответствующим сопротивлением, а вторые выходы ключей целой и дробной матриц, соединены между собой. Общая точка схемы, объединяющая вторые выводы сопротивлений кратных R, является выхо-

дом логарифматора 2,4, а обитая точка, объединяюшая вторые выводы со гротивле- НИИ меньших R, соединена с корпусом.

AJП opитм вычисления логарифмов чисел заключается в следующем.

Показатель степени старшего значащего разряда двоичного числа N численно равен характеристике toe N.

Располагая значениями мантшсс логаК 1 t- i

рифмов всех чисел.:в интервале 2-2

(в данном логарифмйторе используются предварительно вычисленные с определенной точностыо мантисс чисел в интерва2,

К 4) достааючно для вычисле 2 ления с помощью логарифматора с той же точностью всех чисел, меньших 2 {для данного логарифматора менылих 2 ). Таким образом, для вь чис;1ония мантисс логарифмов чисел меньших 2 , необходимо умножать эти числа на 2 (где; fJl старший значащий разряд числа t ) после чего значение мантиссы вновь полученного числа берется из известного массива логарифмов чисел в интервале 2 f 2, что N вправо на аналогично сдвигу кода числа tn разрядов. Аналогично для вычисление мантисс логарифмов чисел ( ) необхощ m -к,„ П7 -о. МО умножить эти числа на 2(2), после чего значение мантиссы вновь полученного числа берется из известного массива лoгapgLфмoв чисел в интервале 2 . 2 (2 ч 2 ), что аналогично сдвигу кода числа N влево на Ш разрядов. Исходная информация в логарифматоре представлена в виде номиналов сопротивлений R, 2Д ... 7R (для вычисления характеристики) и номиналов сопротивлений R 1, численные знача/ия которых соответствуют мантисс ам логарифмов чисел в интервале 2 - 2 . Выбор необходимого значения характеристики логарифма двоичного числа М производится через коммутатор 10, управляемый блоком 8 выделения старшего значащего разряда , а выбор значения мантиссы осушествляется через коммутатор 13, управляемый с выходов дешифратора 12, количество выходов которого равно количеству номиналов дробных значений Г. Преобразователь работает сл€;дующим образом. Предположим на входах преобразователя (входы реверсивного счетчика 1 и множительного устройства З) присутствуют переменные величины дМ , X и в реверсивном счетчике 1 сфопмировадо чис/ю N , например,. NI + 12 +,.12 . + ,а2 + + 0,2 + 12 н- 12 + 12° ЮЗ , введенное в логарифматоре 2 в блок

8 вьщеления старшего значащего разряда | и сдвигающий регистр 9. Блок вьщеления старшего значащего разрдаа вьщелит из кода чисел К| разряд 2 , в результате чего на соответствующем его выходе появится унравляющий сигнал, с помощью которого через коммутатор 10 к коммутатору 13 будет подключено сопротивление 61. Одновременно этим же сигналом будет произведен сдвиг кода числа М в регистре 9 на Л1-К (т.е. ) разряда влевд и с выхода дешифратора 12 через комммутатор 13 последовательно к сопротивлению 61 будет подключено сопротивление 0,65 OR.

Суммарное сопротивление 6,65 OR или эквивалентные ему величины тока или напряжения в множительном устройстве 3 на аналоговую величину .х и результат Х-tojoNff подается на один вход устройства сравнеНИН 5, на второй рход которого с выхода логарифматора 4 поступает сигнал, пропорциональный too, N - значение выходного кода реверсивного счетчика 6. При )(-ioj2 32. Z выхода устройства срав нения на реверсивный счетчик 6 поступает сигнал, переключающий счетчик в режим суммирования. В этом случае происходит заполнение реверсивного счетчика 6 импульсами через схему сопротивления 7 и преобразование получаемого числа в ло- гарифматоре 4 в егО логарифм цо тех пор, пока не наступит равенство / од 1 2 означает N No и схема совпадения 7 закрывается, препятствуя поступлению счетных импульсов. Аналогичная операция производится при X toj.N| Ц.К, с той лишь разницей, что реверсивный счетчик 6 работает в режиме вычитания.

Преобразователь обладает высоким

быстродействием, ограниченным в основном временем срабатывания ключей коммутаторов.

Преобразователь может быть использован просто для вычисления показательных функций, для чего значение функций в двоичном коде вводится непосредственно в ло гарифматоре 2.

изобретения

Пред

мет

1. Следящий преобразователь функций вида у N t содержащий два реверсивных счетчика, блок сравнения и схему совпадения, отличающийся тем, что, с целью повышения быстродейсг;вня и расширения функциональных воз; можностей, в него введены два логарифматора и множительный блок, причем первый вход преобразователя через последовательно соединенные первые реверсивный и логарифматор подключен к первому входу множительного блока, другой вход которого соединен с вторым входом преобразователя, а выход подключен к первому входу блока сравнения, соединенного вторым входом с выходом второго логарифматора, вход которого соединен с выходом второго реверсивнох о счетчика, причем входы управления реверсом последнего подключены к выходам блока сравнения, а счетный вход - к выходу схемы совпадения, подключенной входами к выходу блока сравнения и шине счетных импульсов.

2 Преобразователь по п. 1, о т л и чающийся тем, что каждый логарифматор содержит два коммутатора, две резисторные матрицы, дешифратор, регистр сдвига и блок вьщеления старшего значащего разряда, соединенный входом с входо логарифматора и информационным входом регистра сдвига, а выходом подключенный к управляющим входам первого коммутатор и управляющим входам регистра сдвига, выход которого через дешифратор подключен , к управляющим входам второхю коммутатора, причем одни комк-гутирующие выходы каждого из коммутаторов соединены с входами соответствующей резисторной матрицы, а вторые выходы соединены между сррой..

1 60 L

Г