Устройство для тактовой синхронизации Советский патент 1975 года по МПК H04L7/02 H03B3/04 

1

Изобретение относится к передаче данных и к системам автоматического управле кия.

Известно устройство для тактовой синх« ронизации, содержащее последовательно соединенные управляемый делитель, дешифратор, : лемент ИЛИ:;, а также фазовый детектор, подключенный к источнику сигнала тактовой частоты и выходу элемента ИЛИ, являющемуся выходом устройства.

Однако известное устройство не обеспечивает автоматическую работу при смене рабочих частот.

Целью изобретения является расширение диапазона рабочих частот.

Для этого параллельно входам фазового детекторы подключены входы частотного дискриминатора, весовой выход которого через решающий узел подключен к кодовому ;Компаратору, вторым входом соединен™ ному с выходом управляемого делителя, а выходом - с блоком для сопряжения, второй вход которого соединен с источником опорного сигнала, а выходы - со счетным и установочным входами управляемого делителя, а пороговые выходы частотного дискриминатора и фазового детектора через элемент совпадения и второй решающий узел, подключенный к весовому выходу фа« зового детектораJподсоединены к управляющему входу дешифратора.

На чертеже приведена структурная электрическая схема устройства.

Устройство для тактовой синхронизации содержит управляемый делитель 1, счетный и установочный входы которого соединены с местным источником опорньос сигналов через блок для сопряжения 2. Выходные цепи всех разрядов управляемо™ го делителя 1 подключены к рабочим вхо- дам кодового компаратора 3 и дешифратора 4. Управляющий вход кодового компаратора 3 соединен с выходом первого porj шающего узла 5, управляющий вход ае- шифратора 4 соединен с вторым решающим узлом 6. Выход кодового компаратора 3 соединен с управляющим входом блока для сопряжения 2, а выходы дешифратора 4 - с входами логического элемента ИЛИ 7. Выход элемента ИЛИ 7 подключен к объединешшгм первым входам фазового детектора 8 и частотного дискри- минатора 9 и является общим выходом ; устройства ( Urn ). Объединенные вторые входы фазового детектора 8 и частотного дискриминатор . 9 соединены с выходом источника такто,. вой частоты 10, вход которого подключен к источнику входных сигналов ), . Пороговые выходы частотного дискрим натора 9 и фазового детектора 8 соединвны с инверсным и пря:мым уходами логического элемента И 11 соответственно, вы ход которого подключен к коммутаяионно|му входу второго реш иощего узла 6, ве- ;Совой вход которого 10оединен с рабочим выходом фазового детектора 8. Рабочий выход частотного дискриминатора 9 соеди нен с весовым входом первого решающего узла 5. Устройство работает следующим обра- зом. При изменении номинала частоты сигн |ла у или отклонения ее значения от номинала на величину,вьпие допустимой, на выходах ; фазового детектора 8 и частотного дискриминатора 9 появятся сиг налы рассогласования. Далее работа уст ройства разбита на два этапа. На первом этапе сигнал с порогового выхода частотного дискриминатора 9 ч&рез логический элемент И 11 воз- действует на коммутационный вход второго решающего узла 6, запрещая работу последнего. Одновременно по сигналу с весового выхода частотного дискриминатора 9 первый решающий узел 5 выраба тываёт код - уставку коэффициента делений, соответствующую расхождению по частоте сигналов О-, U. . 1V Код-уставка.- подается на кодовый компаратор 3, с выхода которого снимается сигнал, воздействующий на блок для сопряжения 2 тгишм образом, что упрай пяекгьо} делитель 1 по входу устанавлив ется в исходное состояние после отсчета заданного количества импульсов. Тем ca-i мым осуществляется деление частоты ге-« нератора опорных сигк1алов U на тре опi буемое число, После установления; переходных npot иессов частоты сигна/юв U Ur вы гавнива1отся4 асзезают сигналы на выходаяГ астбтного дискриминатора 9, на выходе элемента . И 11 вырабатьюается , включающий второй решающий узел 6. Начинается Е1торой этап подстройки. Сигнал с фазового детектора 8 по весовому выходу воздействует на второй решающий узел 6, В последнем вырабатывается код, поступающий, на вход дешифратора 4. При этом на BXQ-. ды всех элементов совпадения дешифратор 4, кроме одного, фаза сигнала которого соответствует требуемой, поступает команда Запрет. Благодаря этому при кажг дом цикле работы дешифратора 4 возбу7к4 дается только один элемент .-.совпадения,который и вырабатывает выходной сигнал. Последний через элемент ИЛИ 7 поступает на выход устройства. i Предложенное устройство тактовой синхронизации астатичное как по частоте, так и по фазе. Это позволяет обеспечить вь&сокое качество регулирования и осушествлять подстройку сигнала с точностью до фазы. Последнее качество имеет особое значение для импульсных систем связи с временным разделением каналов. Для обеспечегош четкого разделения во времени двух этапов работы необходимо, чтобы частотный дискриминатор 9 при появлении ошибки практически мгновенно вырабатывал сигнал на своем пороговом выходе. Сигнал навеоово кГ Ьйходе частбтногЬ ди-i скриминатора 9 является результатом ря да повторных измерений и вырабатывается с задержкой относительно сигнала на пороговом выходе. Выполнение указанного условия иск лючает возможность воздействия на си- , стему биений на выходе фазового д&тектора 8 на первом этапе настройки. Последнее благоприятно сказывается на| характере переходного процесса в систем4. При малых расхождениях частот сигна4 , не выходящих за пределы; зоны нечувствительности частотного диcкpfi риминатора 9, набегающая ошибка по фазе будет периодически компенсироваться кон-ь туром: фазовый детектор 8 - второй ре- шающий узел 6 - дешифратор 4. При этом периоды компенсации будут опредвляться зоной нечувствительности фазового Детектора 8 и моментом появления сип-;Нала на его пороговом выходе. i Формула изобретений ; Устройство для тактовой синхронизации, : содержащее последовательно соединенные i управляемый делитель, деши(, эле- мрнт ИЛИ, а также фазовый детектор, лодключенный к источнику сигнала такто-г )вой частоты и выходу элемента ИЛИ, яв Я ощемуся выходом устройства, о т л и -