Далее сигналы с частотой FI умножаются на коэффициент умножения п с помощью умножителя частоты. Сигналы умноженной иоследовательности подаются на вход схемы совпадения 12, а сигналы с частотой р2 - на вход схемы совпадения 15. В исходном состоянии счетчики 1 и 2, регистр памяти 5 и триггеры обнулены.
В момент ti на клемму 28 подается разрешающий сигнал, при этом первый после момента /1 импульс, подаваемый на клемму 27, проходит через схему совпадения 15, переводит триггер 8 в единичное состояние, а также проходит на выход устройства (на выходную клемму 29) через собирательную схему 21, в результате чего открывается схема совпадения 11, а на вход суммирующего счетчика 1 проходят импульсы заполнения периода с выхода генератора 3 импульсов. С поступлением на клемму 27 следз-ющего (второго после подачи разрешающего сигнала) импульса информация, накоплеппая в суммирующем счетчике 1, характеризующая код периода частоты р2, передается через схемы совпадения 13 в регистр памяти 5 и вычитающий счетчик 2, где запоминается, а суммирующий счетчик 1 обнуляется. Необходимый временной сдвиг между моментами передачи информации и обнулением суммирующего счетчика 1 осуществляется с помощью элементов задержки 24 и 25.
Далее процесс повторяется. С приходом каждого последующего импульса из последовательности с частотой следования р2 импульс проходит на выход устройства, кроме того, осуществляет обнуление регистра памяти 5, а также передачу накопленной в суммирующем счетчике 1 информации о нериоде частоты следования р2 в регистр памяти 5.
Сигналы на вход вычитающего счетчика 2 подаются с задержкой на один период частоты следования сигналов, подаваемых на клемму 27. Это необходимо для нормального функционирования устройства, так как в первый период частоты следования р2 определяется код периода, информация о котором далее используется для получения импульспой последовательности произведепня двух частот. Для осуществления подачи сигналов на вход вычитающего счетчика 2, начиная с момента подачи второго после разрещающего сигнала импульса из последовательности с частотой р2, служит схема, состоящая из триггеров 6 и 7, схем Совпадения 16 и 17 и элемента задержки 22.
После подачи разрешающего сигнала на клемму 28 в момент /i первый после момента tj сигнал из импульсной последовательности с частотой F2 проходит на выходы схем совпадения 15 п 16, при этом с выхода схемы совпадения 15 он поступает через элемент задержки 22 на счетный вход триггера 6, переводя его из нулевого в единичное состояние.
Очевидно, что сигнал с выхода схемы совпадения 16 не проходит на выход схемы совпадения 17, так как отпирающий сигнал с триггера 6 подается на ее вход с задержкой
за счет элемента задержки 22. При поступлении следующего сигнала на клемму 27 сигнал с выхода схемы совпадения 16 проходит на выход схемы совпадения 17, переводя триггер 7 в единичное состояние. Б результате открывается схема совпадения 12 и на вход вычитающего счетчика 2 начинают подаваться импульсы с выхода умножителя частоты 4 с частотой следования Fi-n (где я - коэффициент
умножения). С переводом триггера 7 в единичное состояние схема совпадення 16 запирается для сигналов, подаваемых на клемму 27. Для получения информации о произведении в течение первого периода частоты р2 служит схема, состоящая из схем совпадения 18-
20, триггеров 9, 10 и элемента задержки 23.
После подачи разрешающего сигнала па
клемму 28, прохождение импульса с клеммы
27 через схему совпадення 15 и перевода трнггера 8 в единичное состоянне на выход схемы совпадения 18 проходнт сигнал с выхода генератора 3, с выхода которого одновременно импульс подается на вход схемы совпадення 19. С выхода схемы совпадения 18 сигнал через
элемент задержки 23 проходнт на счетный вход триггера 9, переводя его в единичное состояние, при этом открывается схема совпадения 20, на ее выход проходят сигналы с выхода умножителя 4 частоты. Сигналы далее
через собирательную схему 21 подаются на выходную клемму 29 устройства, образуя первые сигналы произведения двух частот.
Количество импульсов с выхода умножителя 4, содержащихся в периоде сигналов с выхода генератора 3 импульсов соответствует необходимому количеству импульсов в результирующей последовательности за интервал времени, соответствующий нерноду частоты. Эго возможно за счет того, что частоты следования
имнульсов с выходов умножителя частоты и генератора 3 имнульсов находятся в соответствующем соотношении. При поступлении следующего сигнала с выхода генератора 3 срабатывают триггеры 9 и 10, в результате чего запираются схемы совпадения 18-20 подача имнульсов с выхода умножителя 4 частоты на выход устройства прекращается, что необходимо для нормального функционирования устройства.
Сигналы с выхода вычитающего счетчика 2 через собирательную схему 21 подаются на выходную клемму 29, образуя последовательность нмпульсов, характеризующую произведение двух частот, а также на зправляющне
входы схем совпадения 14. В рез} льтате этого информация о коде периода сигнала с частотой р2, заполненная в регистре памяти 5, передается через схемы совпадения 14 в вычитающий счетчик 2, образуя его исходную уставку.
Таким образом, в зависимости от величины кода периода на выходе вычитающего счетчика 2 устанавливается определенная частота имнульсов, характеризующая произведение
двух частот. Чем больше период частоты р2.
тем больше коэффициент пересчета вычитающего счетчика 2 и тем меньше частота следования импульсов на его выходе, что и необходимо на трактике, при этом обеспечивается необходимая равномерность выходной последовательности. Каждый последующий импульс частоты FZ осушествляет периодически сброс старой информации в регистре 5 и запись информации о новом периоде.
Формула изобретения
Устройство для умножения двух последовательностей импульсов, содержащее суммирующий и вычитающий счетчики, триггеры, схемы совпадения и собирательную схему на выходе, отличающееся тем, что, с целью повышения точности умножения и получения равномерного распределения по времени выходных сигналов, в него введены генератор импульсов, подключенный через первую схему совпадения к входу суммирующего счетчика, умножитель частоты, вход которого подключен к клемме
одного из источников умножаемого сигнала, а выход - через вторую схему совпадения к входу вычитающего счетчика, и регистр памяти, входы и выходы которого через группы схем совпадения соединены соответственно с разрядными выходами и входами суммирующего и вычитающего счетчиков, при этом вход установки суммирующего счетчика через третью схему совпадения соединен с клеммой второго источника умножаемого сигнала, к которой подключены также вход регистра памяти и один из входов собирательной схемы, другой вход которой соединен с выходом вычитающего счетчика, вход которого через вторую схему совпадения, триггеры и четвертую схему совпадения подключен к клемме второго источника умножаемого сигнала и к клемме источника разрешающего сигнала, соединенной через третью схему совпадения и триггеры с входом первой схемы совпадения, а через остальные схемы совпадения н триггеры - с выходом умножителя частоты и с третьим входом собирательной схемы.
