(54) ЧАСТОТНО-ИМПУЛЬСНОЕ МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ
УСТРОЙСТВО которого п6дкп1к)чён к первому входу двенай .. цато1Эд-вдв ента- Н- 71а его второй вход # соединен Ь-ёто{ |лм десятого эле% Мента И ,аБцхрд-|с вторым входом --суе{й1Шйдыда№й& о №с.мситЬ И, причем вход четвертого элемента задержки подключен к входу второго триггера. На чертеже дана функциональная схема частотно-импульсного множительно-делительного устройства. Устройство состоит из счетчиков импульсов 1 и 2, регистра памяти 3, входного триггера 4, триггеров 5-8, элементов И 9-20, элемента ИЛИ 21, элементов 2225 задержки, клемм 26-29.подачи сигналов и выходной клеммы ЗО. Устройство работает следующим образом. Выходные сигналы первой последовав тельности с частотой следования К характеризуюяше один из сомножителей, пода ются на клемму 26. Сигналы второй после довательности с частотой следования Г„, характеризующей друт-ой сомножитель, подаются на клемму 28. Сигналы третьей последовательности с частотой следования f„, характеризующие делитель, подаются на клемму 29. Далее сигналы последовательности С частотой ГУ подаются на один извходов элемента И 10, сигналы F - на входы элементов И с частотой 15 и 16 и сигналы с частотой - на вход элемента И 9. В исходном состоянии счетчики 1 и 2| регистр памяти 3 и триггеры обнулены. В момент t на клемму 27 подается сигнал разрещения. При этом первый после момента t.. импульс, подаваемый на клемму 26, проходит. через элементИ 1 переводит входной триггер 4 в единичное состояние, а также проходит на вход уст ройства (на выходную клемму 30) через элемент ИЛИ 21. В результате перевода триггера 4 в единичное состоявше на элемент И 9 и на вход счетчика 1 начи нают проходить сигналы делителя с частотой .FO (периодом Т), которые накапливаются в счетчике 1 до момента поступ- ления следующего входного сигнала на кле му 26. . Очевидно, что частота Fr, должна быт больще частоты / в несколько раз и что количество импульсов с частотой Fo .iJ поступавших в течение периода Т, вательности импульсов с частотой flj на ход счетчика 1 определяется как поступлением на клемму 26 следующего (второго после подачи сигнала разрешешгя) мпульса информация накопленная в счетч ке 1, передается через элемент И 11, 12 в регистр памяти 3 и в счетчик 2, где запоминается, а счетчик 1 обнуляегся. Необходимый временной сдвиг междумоме тами передачи информации и обнулением счетчика 1 осуществляется с помощью элементов задержки 24, 25. Далее процесс повторяется. С приходом каждого последутощего импульса из последовательности с ч&стотой следования F-, , он проходит на вы- , ход устройства и,кроме того, осуществляется обнулб1ше регистра, памяти 3, а также передача накопленной в счетчике 1 информации в регистр памяти 3. Сигналы на счетный вход счетчика 2 подаются с задержкой на один период частоты следования подаваемых на клемму 26 сигналов. Это необходимо для нормального функционирования устройства, так .как в первый п&риод частоты следования F определяется информация, определяемая выражением (1), которая далее используется для получения импульсной последовательности, характеризующей результат, Для осуществле шя подачи сигналов на вход счетчика 2, начиная с момента подачи второго после сигнала разрешения импульса из последов тельности. с частотой F ji , служит схема, состоящая из .триггеров 5, 6, элементов И 16,17 н элемента задержки 22. После подачи сигнала разрешения на кием-. му 27 в момент / .первый после момен1 та t. сигнал из импульсной последовательности с частотой / проходит на . ходы элементов И 15 и 16. При этом свыхода элемента И 15 он-поступает через элемент задержки 22 на счетный вход триггера 5, переводя его из нулевого в единичное Состояние. Очевидно, что при этом сигнал с выхода элемента И 16 не проходит на выход элемента , тай как отпирающий сигнал с триггера 5 подается на его.вход с задержкой за счет элемента задержки 22.При поступлении- -: следующего сигнала на клемму 26 сигнал с выхода элемента И 16 проходит на вьн .ход элемента /И 17, переводя триггер 6 IB единичное состояние. В результате отк)ры-; вается элемент И и на вход счетчика 2 начинают подаваться импульсы с частотой следования Г . С переводом триггера 6 в единичное состояние элемент И 16 за пирается для сигналов, подаваемых на клем му 26. Для получения информации о резуль тате в течение первого периода частоты F, служит схема, состоящая из элементов И 18-20, триггеров 7, 8 и элемента задерж ки 23. После подачи сигнала разрешения на клемму 27, прохождения импульса с клеммы 26 через элемент И 15 и неревода триггера 4 в еди1шчное состояние на jвыход элемента И 18 проходит сигнал последовательности с частотой Fq (с клек мы 29). Одновременно импульс с клеммы 29 подается на вход элемента И 19. С выхода элемента И 18 сигнал через эпе мент задержки 23 проходит на счетный вход триггера 7, переводя его в единичное состояние. При этом открывается элемент И 20 и на его выход проходят сигналы с клемм . 28. Указанные сигналы далее через элемент ИЛИ 21 подаются на выходную клемму 30 устройства, образуя первые сигналы результата. При поступлении следующего сигнала с клеммы 29 Осрабатывают триггеры 7 и 8,: в результате чего запираются элементы И 18, 19, 20 и подача импульсов с Клеммы 28 на выход устройства прекращается, что необходимо для .нормального функционирования устрой- ства. В процессе функционирования устройства информация в счетчике 2, который р ботает в режиме вычисления, имеет вид, отраженный позицией 9. Сигналы пересчета с выхода счетчика 2 подаются через элемент ИЛИ 21 на выходную клемму ЗО образуя равномерную Последовательность импульсов, характеризующую результат, а также на управляющие входы элементов . И 13,14: В результате этого информация, запомненная в регистре памяти. 3, перипдически передается через элементы И 13, 14 в счетчик 2, образуя его исходную уставку. В. зависимости от величины исхо;С ной уставки на выходе счетчика 2 устанавливается вполне определенная частота, При этом каждый последую.щий импульсчастоты F осуществляет периодический сброс „ , старой.,,информации в регистре 3 и запись новой информации. Очевидно, что период последовательности импульсов на выходе счетчика 2 определяется выражением Т Т„вых 2 где Т,., - период последовательности импульг сов, действующий на входе счетчика 2. Подставляя выражение (1) во (2), полу ним окончательное выражение для периода выходной частоты следования импульсов Т Т вых 2 или в частотном представлешш Г,.- (4) Таким образом на выходе устройства имеет место результат множительно-делительной операции с равномерным распределением выходных сигналов, что существенно повышает точность вычислений. Предмет изобретения Частотно-импульсное множительно-делительное устройство, содержащее элементы И, входной триггер., выход которого череЬ первый элемент И подключен к первому входу первого счетч11ка импульсов, о т л й чающееся тем, что, с целью шения точности вычислений, оно содержит памяти, второй счетчик импульсов, элемент ИЛИ, триггеры и элементы за, дер.нски, причем выходы первого счетчика . импульсов через второй и третий элементы И подключены к первому и второму iдам регистра памяти, выходы которого.через четвертый и пятый элементы И соединены с первым и вторым входами второго :счетчика импульсов, третий вход которого подключен к шестому элементу И, а вы- к первому входу элемента ИЛИ к i « ДРУГим входам четвертого и пятого эле; ментов И, второй вход элемента ИЛИ .соединен с третьим входом регистра памяти, со вxoдa ш первого и второго элемен- i тов задержки и с входом входногр тригге-: ,--- , , третий вход элемента ИЛИ подключей i выходу седьмого элемента И, выход входного триггера подключен к последова.тельно соединенньш восьмому элементуИ, I третьему элементу задержки, первому , выход которого соединен с первыми : входами девятого И седьмого элементов И, причем второй вход девятого элемента И подключен ко вторым входам восьмого и первого элементов И, а второй, вход седв,,,, мого элемента И подключен к первому , . входу щестого элемента И, причем выход девятого апрмента И через второй триггер соединен с третьим входом восьмого элемб№Та И, второй и Третий в.ходы щестого айе- .мента И подключены соответственно к ; .первому выходу третьего триггера и к первому входу десятого элемента И., выход которого подключен через четвертый зл© мент задержки, четвертый триггер и 
