Динамическая ячейка памяти Советский патент 1976 года по МПК G11C11/40 

заряд отсутствует, порог включения мал (1-20). В состоянии «О, когда в р-бвзе присутствует заряд, порог включения больше

(5-68).

Если отрицательный импульс считывания сч, подаваемый на адресную шину 1 считывания, больше fnop. и меньше fnop, то при считывании «1 змиттерный переход транзистора 4 открывается и инжектированные им носители попадают в базу транзистора 5, при этом открыты оба транзистора 4 и 5 и через ячбйку протекает большой ток /сч- После окончания импульса р-база остается разряженной.

При считыван-ии «О отрицательный импульс на адресной шине 1 считывания не достаточен для открывания эмиттерного перехода транзистора 4. Транзисторы 4 и 5 закрыты, и ток /сч, протекаюший через ячейку, очень мал и определяется сопротивлением обратносменденного р - и перехода транзистора 4. По окончании импульса считывания заряд на рбазе будет таким же, как и до считывания.

Таким образом, импульс считывания не изменяет состояния ячейки и может быть использован для периодической регенерации информации. Так как адресные сигналы воздействуют на всю строку, то на предложенной ячейке возможно построение накопителя ЗУ только с числовой однокоординатной организацией.

Формула изобретения

Динамическая ячейка памяти, содержащая два биполярных транзистора р - п - р и п - р - п типа, причем / -область транзистора п - р - п типа соединена с первой р-областью транзистора р - п - р типа, а первая п-область транзистора п-р-п типа соединена с л-областью транзистора р - п - р тина, которая подключена через токоорганичиваюший резистор к адресной шине записи, о т л и ч а ю щ а яс -( тем, что, с целью повышения надежности хранения информации ячейки, в ней вторая я-область транзистора п - р - п типа подключена к адресной шине считывания, а вторая р-областъ транзистора р - п - р типа - к разрядной шине.

Г

р

6

п

Р

JI

(риг.г