Стробируемый формирователь с парафазными ттл-выходами Советский патент 1980 года по МПК H03K5/13 

Изобретение относится к импульсной технике и может использоваться в быстродействующих компараторах напряжений. Известен стробируемый формирователь с парафазными ТТЛ-выходами, содержащий дифференциальный усилитель на транзисторах с нагрузочными резисторами в коллекторных цепях, ТТЛ-вентили, щины «Строб А и «Строб Б 1. Целью изобретения является уменьшение потребляемой стробируемым формирователем мощности. Достигается это тем, что в стробируемый формирователь с парафазными ТТЛ-выходами, содержащий дифференциальный усилитель на транзисторах с нагрузочными резисторами в коллекторных цепях, ТТЛ-вентили, шины «Строб А и «Строб Б введены генератор опорных напряжений, первый, второй, третий и четвертый разделительные диоды, первый и второй дополнительные резисторы, первый и второй дополнительные транзисторы, дополнительный дифференциальный каскад на транзисторах и дополнительный источник тока, причем соединенные эмиттеры транзисторов дополнительного дифференциального каскада подключены к дополнительному источнику тока, базы - к соответствующим базам транзисторов дифференциального усилителя, а коллекторы - к эмиттерам дополнительных транзисторов, к которым также подключены нагрузочные резисторы дифференциального усилителя, к коллекторам транзисторов которого подключены базы инверторов ТТЛвентилей, коллекторы дополнительных транзисторов подключены к шине питания, а базы через первый и второй разделительные диоды - к выходу генератора опорных напряжении и через третий и четвертый разделительные диоды соответственно к шинам «Строб А и «Строб Б. В указанном стробируемом формирователе с парафазными ТТЛ-выходами генератор опорных напряжений выполнен на двухэмиттерном транзисторе, коллектор которого подключен к шине питания, эмиттеры - к коллекторам транзисторов дифференциального усилителя, а база через первый и второй последовательно соединенные диоды смещения подключена к общей шине, и через третий диод смещения - к выходу генератора опорных напряжений, который через

ограничивающий резистор подключен к тине питания.

На чертеже приведена принципиальная электрическая схема стробируемого формирователя с парафазными выходами.

Устройство содержит дифференциальный усилитель на транзистора.к I и 2 с нагрузочными резисторами 3 и 4 в коллекторны.к цепя.х, транзисторы 5 и 6 инверторов ТТЛвентилей, шины «Строб А и «Строб Б 7 и 8, генератор опорных напряжений, выполненный на двухэмиттерном транзисторе 9, ограничивающем резисторе 10 и последовательно включенных прямо смещенных диодах 11, 12 и 13, разделительные диоды 14- 17, дополнительные резисторы 18 и 19, дополнительные транзисторы 20 и 21, дополнительный дифференциальный каскад на транзисторах 22 и 23, генераторы тока 24 и 25.

Формирователь работает следующи.м образом.

Пусть в исходном состоянии Usx UBS т. е. выполняется условие баланса тогда, не учитывая напряжение разбаланса (приравняем его к нулю),

1к, i«i 1/21гз

Потенциалы без управляемых логическими импульсами транзисторов 20 и 21 с по.мощью генератора опорных напряжений зафиксированы на уровне 4ивэ, т. е. + 2,8В, вследствие чего на эмиттерах транзисторов 20 и 21 устанавливается потенциал U jio ai Зиьэ При условии R 3 R 4

UK, UK 3U63-i., -Нз Величина Rj и ток генератора 24 выбраны такими, чтобы R4ii a Ki ,7В. тогда U«, и«1 2U53, 1,4 В.

Таким образом формируется потенциальный уровень, равный примерно середине помехозащищающего корридора ТТЛ, при установлении которого оба инвертора на транзисторах 5 и 6 и остальные элементы ТТЛ вентилей работают в активном режиме, пропуская значительные токи источника питания.

Всякий дифференциалы ый сигнал (в том числе напряжение смещения), прикладываемый ко входам А и В вызывает изменение коллекторных токов IK, и IKJ,, в результате чего коллекторные потенциалы изменяются противофазно, управляя таким образом базовыми токами инверторов на транзисторах 5 и 6. которые в свою очередь управляют ключевыми транзисторами, формирующими логические , уровни соответственно нуля и единицы.

Пусть i, ifj, что одновременно означает JK 0. Тогда UKf UBS Зивэ - - R 3. транзистор инвертора отсекается, формируя таким образом на выходе А уровень логической единицы. В то же время при ixj. О, UKg, 2U63, причем в базу транзистора 6 инвертора втекает ток 1 1/ (3U6J-2Ug3) -, насыщая этот инвертор, что в свою очередь обеспечивает формирование на выходе В уроЬня логического ;уля. Двухэмиттерный транзистор 9 фиксирует уровень иэ4 UKI.I Ubs, ограничивая тем самым глубину отсечки транзисторов 5 к 6 и предохраняя транзисторы 1 и 2 от насыщения, что способствует повышению быстродействия.

При подаче на вход «Строб А низкого логического ТТЛ потенциала Uj снижается, повторяя этот приложенный уровень.

Пусть и 0,5В Usa 1,2В; Uajo 0,5В, независимо от . Тогда транзистор 5 отсекается, формируя на выходе А логическую единицу. При этом Ug UK иэго через ризистор 3 протекает ток кз(ик, - Usio ), перезаряжая паразитные е.мкости эмиттерного узла транзистора 20 противоположным по знаку зарядом. Это приводит к тому, что при снятии низкого логического потенциала с входа

0 «Строб А зад}шй фронт стробирующего импульса на выходе А искажается тем больще, чем больше UK, - Как показано выше UK-JMAKC , т. е. транзистор 1 отсечен. 11ля нейтрализации отрицательного вли яния эффекта перезаряда паразитных емкостей управляемых логическими импульсами транзисторов 20 и 21-в рассматриваемое устройство введен управляемый аналоговым сигналом транзисторный дифференциальный токовый каскад, собранный на транзисторах 22 и 23 и генераторе тока 25, причем базы его подключены к базам парафазного транзисторного дифференциального усилителя таким образом, чтобы при 1к - 0- --1кгА Гг , т. е. противофазно. Тогда открытый транзистор 22 осуществит перехват тока перезаряда паразитных емкостей эмиттерного узла транзистора 20 и поддержит его работу в активном режиме.

При iKt irje и подаче на вход «Строб А импульса низкого ТТЛ-потенциала транQ зистор 20 не отсекается, и за счет этого перезаряда его емкостей не происходит.

Положительный эффект использования предлагаемого изобретения заключается в том, что при оптимально выбранном токе генератора 25 суммарный ток, потребляеs мый стробируемым формирователем с парафазными ТТЛ-выходами составляет примерно половину тока, потребляемого устройством-прототипом при одних и тех же быстродействии и коэффициентах разветвлеJJ ния логических входов и выходов.

Формула изобретения

1. Стробируе.мый формирователь с парафазными ТТЛ-выходами, содержащий дифференциальный усилитель на транзисторах с нагрузочными резисторами в коллекторных цепях, ТТЛ-вентили, щины «Строб А и «Строб Б, отличающийся тем, что, с целью уменьшения потребляемой мощности, в него введены генератор опорных напряжений, первый, второй, третий и четвертый разделительные диоды, первый и второй дополнительные резисторы, первый и второй дополнительные транзисторы, дополнительный дифференциальный каскад на транзисторах и дополнительный источник тока, причем соединенные эмиттеры транзисторов дополнительного дифференциального каскада подключены к дополнительному источнику тока, базы - к соответствующим базам транзисторов дифференциального усилителя, а коллекторы - к эмиттерам дополнительных транзисторов, к которым также подключены нагрузочные резисторы дифференциального усилителя, к коллекторам транзисторов которого подключены базы инверторов ТТЛвентилей, коллекторы дополнительных транзисторов подключены к шине питания, а базы через первый и второй разделительные диоды- - к выходу генератора опорных напряжений и через третий и четвертый разделительные диоды соответственно к шинам «Строб А и «Строб Б. 2. Стробируемый формирователь по п. 1, отличающийся тем, что в нем генератор опорных напряжений выполнен на двухэмиттерном транзисторе, коллектор которого подключен к шине питания, эмиттеры - к коллекторам транзисторов дифференциального усилителя, а база через первый и второй последовательно соединенные диоды смещения подключена к общей шине, и через третий диод смещения - к выходу генератора опорных напряжений, который через ограничивающий резистор подключен к шине питания. Источники информации, принятые во внимание при экспертизе 1. SigJieties digital linear MOS Data BOOK, 1974, p. 6-23 (прототип).

S : r

9 Cmpoo Ь

o+i-«,

К Л-В4«

nk t