Цифровые электронные часы Советский патент 1976 года по МПК G04G3/00 

Изобретение относится « цифровым электроиным часам, которые могут быть использованы как iB :качест1ве автоиомного прибора времени, и в составе управляющих вычислительных -машин.

Известны цифровые электроиные часы, содержащие задающий генератор, делители, счетчики, цифровые И1ндикаторы.

Недостаткам та|Ких часов я вляется наличие громоздких схем триггерных счетчиков, используемых для деления частоты.

Наиболее близкими ПО те.хяичеокой сущности являются цифровые электронные часы, содержащие задающий генератор, блок деления ча стоты, дешифраторы и цифровые индикаторы. Деление частоты и хранение текущего времени осуществляется регистрами сдвига, информация 1В которых циркулирует по замкнутому контуру за минимальную единицу времени.

Однако для таких часов характерны сложность схемы управления динамической памятью и пониженная метрологическая надежность, связанная с необходимостью циркуляции всей информации по коитуру за каждую минимальную единицу времени.

Цель изобретения - упрощение схемы часов и повышение :метрологической надежности.

Это достигается тем, что блок деления частоты содержит полупроводниковое оперативйое запоминающее устройство со схемами построчной выборки и поразрядной обработки информации и устройство выработки управляющих серий, вход которого соединен с выходом задающего генератора, ори этом выходные шины устройства выработки управляющих серий подсоединены к входам схемы построчной выборки инфорМации и схемы поразрядной обработки информации. Выход схемы построчной выборки информации соединен с адресными входами полупроводникового оперативного запоминающего устройства и адресным входом дешифратора, а информационные выходы полупроводникового оперативного запоминающего устройства через дешифратор подключены к индикатору и через схему поразрядной обработки информации - к информационным входам полупроводникового оперативного запоминающего устройства. Второй выход схемы поразрядной обработки информации соединен с вторым входо1М устройства выработки управляющих серий.

На чертеже показана блок-схема цифровых электронных часов.

Часы содержат генератор I эталонной частоты, устройство 2 выработки управляющих серий, схему 3 построчной выборки информации, полупровод 1иковое оперативное запоминающее устройство 4 (ОЗУ), схему 5 поразрядной обработки информации, ,дешиф:раторы 6 и цифровые нидикаторы 7. В качестве задающего генератора 1 используется кварцевый генератор. Его выход подключен к входу устройства выработки управляющих серий. Выход последнего соединен с входом схемы построч-ной выборки информации, которая формирует ;адрес очередного слова ОЗУ 4 и лодключбна к его адресным входам. Кроме тогО, схема 3 управляет индикацией очередного разряда текущего времени для чего ее выход подключен также к адресным входам дешифратора 6. Выход устройства 2 соединен также с входом схемы поразрядной обработки информации, :коТ01р:ая обесПечивает поразрядную обработку ОЧередиой декады ОЗУ 4, начиная с Младшего разряда и обеспечивает запись измененного кода текущего вр.емени в ОЗУ 4. В схеме поразрядной обработки определяется коэффициеонт пересчета каждой тетрады и формируется перенос в старшую тетраду. В пей же формируется сигнал на прекращенпе операций над тетрадами, если нет сигнала переноса. ОЗУ 4 служит для хранения кода текущего времепп. Работа злектрониых цифровых часов происходит следующим образом. По сигналу с задающего генератора 1 время, фиксируемое электронными часами, должно из;Мениться на единицу. Сигнал с выхода генвратора 1 запускает устройство выработки управляющих серий и заносит единицу в качестве первого слагаемого в схему поразрядной обработки информации. По сигналам од«ой ИЗ серий схема построчной выборки информации формирует адрес очередной тетрады текущего врембни, н содерлсимое этой тетраДы с выхода ОЗУ 4 поступает на дешифратор 6 и на вход схемы поразрядной обработки. Силпалы управляющей серии |р.азвертывают тетраду в ПОследовательный код, осуществляют поразрядное сложвние ее с единицей, занесенной в схему 5 В качестве первого слагаеiMOipo. Схема поразрядной обработки иеформадии формирует и запомиеает единицу переноса в старщую тетраду, причем с учетом коэффициента пересчета каждой тетрады. Измененное содержимое тетрады поразрядно записыв.ается на старое место в ОЗУ 4. Если единица переноса в (старшую декаду ее выработалась, то В устройство выработки управляющих серий поступает сигнал прекращения оиер.аций над декадами. Схема построчной выборки информации формирует также адрес дещифратора 6, разрешающий индикацию текущего времени.. ПОследовательнОсть действия управляющих серий во времени таКОва: по адресу со схемы 3 построчной Выборки на выход ОЗУ 4 вызывяется очередная тетрада текущего времени. Информация этой тетрады через выбранный адресом дешифратор возбуждает соответствующий индикатор 7. По первому импульсу |первой серии содержимое младшего разряда самой младшей тетрады текущего времени суммируется с единицей, занесенИОЙ в схему Поразрядной обработки. По первому импульсу второй серии сумма в качестве нового содержимого младшего разряда младшей тетрады записывается на свое мест в ОЗУ 4. Этот же иМПульс прибавляет содержимое второго разряда младшей тетрады к единице переноса, если она была образована в результате предыдущей Операции. Импульсы третьей и четВертой серий дей|ствуют аналогично. Первый импульс серии пять записывает на свое место содержимое Четвертого разряда младшей тетрады и, ПОступая в схему построчной выборки, увеличивает на едвпицу сОДержимое счетчика тетрад ОЗУ 4. При этом на выходе ОЗУ 4 появляется содержимое сЛедующей тетрады кода текущего времени. Если в результате Обработки младшей тетрады образовалась едини.ца переноса, то обработка следующей тетрады происходит аналогично. В противном случае прекращается выработка упра1вляющих серий и устройство 2 ждет прихода Следующего импульса с задающего генератора. Формула изобретения Цифровые электронные часы, сод;ержащие задающий генератор, блок деления частоты, дешифраторы и цифровые индикаторы, отличающиеся тем, что, с целью упрощения схемы часОВ и повышения метрологической надежности, блок деления частоты содержит полупроводниковое оперативиое запомин ающее устройство со схемами построчиой выборки и поразрядной Обработки инфОрмации и устройств-о выработки упр:авляющих серий, вхОд которого соединен с выходом задающего генератора, Яри этом выходные шины устройства выработки управляющих серий подсоединены к входам схемы по1строчной выборки информации и сХемы поразрядной обработки информации, выход 1СХемы построчной выборки информации Соединен С адресными входами ОлупроводникоВОГО оперативного запоминаюего устройства и адресным входом дешифатора, а информационные выходы полупроодникового оперативного запоминающего стройства подключены через дешифратор к ндикатору и через схему поразрядной обраотки информации - к информационным вхоам полупроводни1КовогО оперативного запоинаюЩего устройства, второй выход схемы оразрядной обработки информации соединен о вторьгм входом устрой|ства выработки правляющих серий.