Устройство для решения дифференциальных уравлений Советский патент 1976 года по МПК G06F17/13 

1

Изобретение относится к области вычислительной техники и может быть использовано, например, при построении цифровых вычислительных машин и цифровых моделирующих устройств, выполненных на основе больших интегральных схем.

Известно устройство для решения дифференциальных уравнений, содержаш,ее регистр функции, регистры производных, регистры приращений функцни, приращений производных и приращений аргумента, регистр старшей производной, регистры постоянных и переменных коэффициентов, блоки анализа, входы каждого из которых соединены с выходами соответствующего триггера знака, выходы одного блока анализа подключены к входам регистра приращений функции, а других - к входам соответствующего регистра приращений производных, блок управления, выходы которого подключены к управляющим входам регистра приращений функции, регистров приращений производных, регистра начального приращения аргумента, регистров приращений аргумента, регистров постоянных и переменных коэффициентов и регистра старшей нроизводной.

Однако известное устройство не обеспечивает высокого быстродействия при решении однородных линейных дифференциальных уравнений, так как значительная часть времени решения затрачивается на многократное обращение к запоминающему устройству за исходными данными и промежуточными результатами.

Цель изобретения - повышение быстродействия при решении однородных линейных дифференциальных уравнений.

Это достигается тем, что в состав устройства введены коммутатор, блок сдвнга н блок элементов «ИЛИ, нричем выходы регистров

функции производных и старшей производной через блок сдвига, управляющие входы которого соединены соответственно с выходами коммутатора и блока управления, подключены к информационным входам регистра приращений функции н регистров нриращений производных, выходы последних - к входам соответствующих регистров функции и производных и через блок элементов «ИЛИ к входу регистра старшей производной, а выходы

регистров постоянных коэффициентов - к входам соответствующих блоков анализа. Управляющие входы блоков анализа и управляющие входы коммутатора соединены с соответствующими выходами блока управления, выход регистра начального приращения аргумента - с входами регистров нриращений аргумента, выходы которых подключены к входам соответствующих регистров неременных коэффициентов, выходами связанных с соответствующими

входами коммутатора. Структурная схема устройства приведена на чертеже. Уетройстгзо содержит m -/-разрядный регистр Ь приращений функции {/ - целое число, определяемое из соотношения I logzn, т - разрядность онерандов, а я - порядок уравнення), m + paзpядныe регнстры lo-bt приращений производных, /n+1-разрядный регистр 2i функции, /п-|-1-разрядные регистры 2z-2п производных, т- -/-разрядный регистр 2„+1 старшей производной, блок 3 сдвига, блок 4 элементов «ИЛИ, коммутатор 5, /п-разрядыые регистры 6i-6и постоянных коэффициентов, триггеры 7i-7и знака, блоки 8i-8„ анализа, m-l-2-разрядный регистр 9i переменного коэффициента, /n-f-1-разрядные регистры Эз- 9и переменных коэффициентов, т- 2-разрядные регистры lOj-lOn-i приращений аргумента, т-разрядный регистр И начального приращения аргумента и блок 12 управления. Регистр 1 приращений функции, регистры Ь-In приращений производных и регистр 2„+1 старшей производной имеют день циклического переноса из старшего разряда в младший, регистры 92-9п переменных коэффициентов - циклическую цепь сдвига из младшего разряда в предстарший, а регистр 9i переменного коэффициента - циклическую цепь сдвига из предмладшего разряда в старший и циклическую цепь сдвига из предмладшего разряда в предстарший. Выходы регистра li приращений функции соединены с входами регистра 2i функции и через блок 4 элементов «ИЛР1 - с входами регистра 2n+i старшей производной, а выходы регистров Ь-Ui прирап1,ений производных подключены к входам соответственно регистров 22-2я производных и через блок 4 элементов «ИЛИ - к входам регистра 2,,4.i старшей производной. Выходы регистра 2i функции, регистров 22-2,г производных и регистра 2,1+1 старшей производной соединены с информационными входами блока 3 сдвига, а выходы последнего - с входами регистра Ь приращений функции и с входами регистров 2-Iji приращений производных. К управляющим входам блока 3 сдвига подключены п выходов коммутатора 5 и один выход блока 12 управления, выходы младших разрядов регистров 6i-6п и выходы триггеров 7i-7и - к входам соответственно блоков 8i-8,г анализа. Выходы блока 8i соединены с унравляющими входами регистра Ii нриращений функции, а выходы блоков 82-8п - с управляющими входами соответственно регистров нриращений производных. Выходы регистра И пачального приращения аргумента подведены к входам регистров lOi-lOn-i нриращений аргумента со сдвигом влево на один разряд, а выходы младших разрядов регистров lOj- - к управляющим входам соответственно регистров 92-9„ переменных коэффициентов. Входы коммутатора 5 соединены с выходами младших разрядов регистров 92-9п переменных коэффициентов и с выходом предмладшего разряда регистра 9i переменного коэффициента, а к управляющим входам коммутатора подведены соответствующие выходы блока 12 управления. Кроме того, выходы блока унрав.чения подключены к уира15ляющим входам соответственно регистра Ь приращений функции, регистров Ц-In приращений производных, регистра 2„+1 старшей производной, регистров 6i-6„ постоянных коэффициентов, блоков 8i-8п анализа, регистров 9i-9п переменных коэффициентов, регистров lOi- -10„-1 приращений аргумента и регистра 11 начального приращения аргумента. К входам регистров 92-9,1 неременных коэффициентов подведепа кодовая шина блока управ.чения в СООТВСТСТВ1П1 с двоичным кодом, равным --( - индекс регистров 92-9,г переменных коэффициентов). Регистр li нриращений функции, регистры Ь-1,1 приращений производных, регнстр 2i функции, регистры 22-2„ производных, регистр 2п+1 старщей производной, регистры 92-9п неременных коэффициентов и регистры lOi-lOn-i нриращений аргумента обладают свойствами сумматора. Устройство работает следующим образом. Пусть необходимо решить однородное линейное дифференциальное уравнение . . . -f + t/l J -- n, f/L na интервале xo, xi, с заданными начальнымн условиямн г/о и г/,где , 2,...,п-1.В исходном состоянии двоичный код г/о записывается в регистр 1) приращений функции, а двоичные коды у,/, г/(,,..., - соответственно в регнстры 2, 1з,..., 1 н)п)а1пеп11Й производных, причем положптельпые зпачения у„ и уу записываются в 1ФЯМОМ коде, а отрицательные- в обратном. Постоянные коэффициенты Со, f/i,..., a,i 1 занисываются соответственно в регнстры GI, 62,..., 6„ постоянных коэффициентов в прямом коде, а зпакн этих коэффициентов - соответственно в триггеры 7i, Уз,..., 7п (ноложительно.му знаку соответствует О, а отрицателГ)Пому-I). Код начального приращения Лл; аргумента записывается в регистр 11 начального приращення аргумента, а в регистр 9) переменного коэффициента - удвоенный код Ал-. Остальные регистры устройства устанавливаются в нулевое состояние. При решении уравнения устройство работает в трех режимах: в режиме вычисления переменных коэффициентов; в режиме вычисления старщей производной; в режиме вычисления функции. В нервом режиме вычисляются переменные коэффициенты где ,2,...,n. За время решения уравнения вычисления в том режиме выполняются один раз. Для выЧ1 с, коэфф|п;иентов Ь,- необходимо нроести п() циклов, состоящих из двух тактов. в первом такте блок 12 управления выдает сигнал на управляющий вход регистра 11 начального приращения аргумента и на входные кодовые шины регистров ,i переменных коэффициентов. При этом в регистрах lOi-10„ 1 приращений аргумеита осуществляется суммирование кодов этих регнстров с кодом Лх, записанным в регистре 11 иачального приращения аргумента, причем приемом кода А.с в регистры 102, Юз,..., приращений аргумента управляют младшие разряды соответственно регистров Юь Юг,..., Qn-z приращений аргумента, а приемом кода Дх в регистр Ш1 приращения аргумента - младщий разряд регистра 9i перемеиного коэффициента. В регистрах 92-9„ переменных коэффициентов в этом же такте осуществляется суммиоование содержимого этих регистров с кодом- , а процессом суммирования уиравляют младщие разряды регистров lOi-lOn-i. Во втором такте происходит правый сдвиг содержимого регистров 9|-9,г неремениых коэффициентов и регистров Ю|-10п-1 приращений аргумента. При сдвиге в регистрах 92-9п переменных коэффициентов циклическая цеиь сдвига блокируется блоком 12 управлеиия, а в регистре 9i перемеиного коэффициента блокируется циклическая цепь сдвига из предмладшего разряда в предстарщий. После выполнения ()i очередных циклов дальнейший сдвиг в каждом f-M регистре 9i-9п иеременных коэффициентов (t -индекс регистра) не выполняется, а в каждом t-м регистре 10 -IGn-t сдвиг прекращается после проведения (m+l)(t4-l) очередных циклов. После завершения вычислений в первом режиме коды коэффициентов &i, записаны соответственно в регистрах 9i, 92,..., 9п переменных коэффициентов. Во втором режиме вычисляется очередное значение старщей производнойу,а. (г-0, 1,..., k-l, где t - п При решении уравнения вычисления в данном режнме выполняются /г раз, т. е. последовательно вычисляются k значений старитей производной. Перед началом вычислений во втором режиме но сигналу блока 12 управления передаются колы из регистра Ь припаи1еипй функции в регистр 2| функции и из регистров bi-1 приращений производных в регистры , производных. Затем выиолняются т циклов вычислений, состоящих из n-L 1 тактов. В первых п тактах каждого цикла блокуправления последовательно во времени выдает управлято чпс сигналы на входы блоков 8i-8,, анялпза. Fni; в t-x триггерах 7)-7п записан код О, а вмлалщих разрядах i-x регистров 6i-6п - код 1, то из 1-х регистров Ь-1„ приращений функшпт тприращений производпы.х осуществляется выдача прямого кода. Если в i-x триггерах 7i-7,, и в младщих разрядах f-x регистров 6i-б,г постоянных коэффициентов записаны 1, то из /-Х регистров li-1„, приращений функции и приращений производиы.х выдается обратный код. Когда в младших разрядах i-x регистров 6i-6„ иостояниых коэффициентов записан О, то код из г-х регистров -Ь,. приращеннй функции и приращений производных не выдается. Коды регистра Ь. приращений функцтп и регистров Ь-1я приращений производиых через блок 4 элементов «ИЛИ поступают на входы регистра 2,,j- старшей производной, где они суммируются. В п-И-м такте каждого цикла выполняется правый сдвиг в регистре 2,,-Li старщей производной и в регистрах 6i-6,,, постоянных коэффициентов. При сдвиге в регистре 2,, старшей пооизводной младшие разряды теряются, а в регистрах 6)-6,, постояииых коэффициентов младшие разряды переписываются в старипте по ццклцческой цепи сдвига. При сдвиге обратных кодов в регпстре 2,,+i старшей производной освободившиеся старшие разряды заполияются единицами. После выполнения т циклов вычислений код // записан в регистре 2,,-. старшей производной. Затем по сигналу блока 12 управ,тения регистр Ь приращений функции и регистры Ь.- I,, приращеHHff произр, устана ливаются в нулевое состояние. В третьем вычис,тяется новое значение функции в точке .t;j-i.r,-4-Ax по формуле //;j-) /.- + ... Вычисленпя в дянном режиме выполняются k раз за время решения уравненття. Первоначально вычисляется црцращение Д//Г.1 -УЬ,п Для необходимо провести т циклов, состоящих из тактов. В пепвых п тяктах блок 12 уппявлен Я последовательно во впемени выдаст сигналы па управтяющтге входы коммутатопя 5. КОТОРЫЙ поочерсдцо подключает к управляюншм входам блока 3 сдвиг выход предмладшего разряда регистра 9i персмепного коэфАиццента и выходы младппх разрядов регистров 9з-9„ переменных коэффициентов. ПРИ поступлении на унравляющие входы блока сдвига сигналов, сформированных в регистрах 9i-9,, переменных коэффициентов с индексами г , коды регистров производных и рспстра 2р-ч старшей производной, 11мсюии1х индексы ;, через блок сдвига передаются в регистры Ь- 7J приращений функцтнт и гтрнранл.оний производных. ц еющих индексы /-i, где суммируются коды этих регистров. В /г+1-м такте по сигналу блока управленття осуществляется правый сдвиг содержи того регистра 11 ппипащений функцтщ, регистров Ь-1 приратттеттий производных и регистров 9i-9 переменных коэффициентов. При сдвиге кода в ре:пстрс 9; иеременного коэффициента ииклнческая цепь сдвига из предмладшего разряда в старший блокируется блоком 12 управления. В регистре Ь приращений функции и регистрах Ь--In приращений производных младшие разряды при сдвиге теряются, а при сдвиге отрицательных чисел в освободившиеся старшие разряды записываются единицы. После выполнения т циклов вычислений коды новых приращений функции и производных записываются соответственно в регистре 1 приращений функции и регистрах Ь-U приращений производных. Затем по сигналу блока управления через блок 3 сдвига осуществляется передача кодов регистра 2i функции и регистров 22-2„ производных соответственно в регистр li приращений функции и регистры приращений производных, где происходит формирование новых значений функции и производных. После этого осуществляется установка в нуль соответственно регистра 2i функции, регистров 22-2те производных И регистра 2„л-1 старщей производной (цепи установки нуля на чертеже условно не показаны). Далее вычисления во втором и третьем режимах повторяются до тех нор, пока не будут получены k требуемых значений функции и ироизводных соответственно в точках А ,-(, 2, ..., k.

Формула изобретения

Устройство для решения дифференциальных уравнений, содержащее регистр функции, регистры производных, регистры приращений функции, приращений производных и приращений аргумента, регистр старщей производной, регистры постоянных и переменных коэффициентов, блоки анализа, входы каждого из которых соединены с выходами соответствуюniero три1гера знака, выходы одного олока анализа подключены к входам регистра приращений функции, а других - к входам соответствующего регистра прира1цсний производпых, блок управления, выходы которого подсоединены к управляющим входам регистра приращений функции, регистров приращений производных, регистра начального приращения аргумента, регистров приращений аргумента,

регистров постояпных и переменных коэффициентов и регистра старщей производной, отличающееся тем, что, с целью повьинения быстродействия при решении однородных линейных дифференциальных уравнений, в пего

введены коммутатор, блок сдвига и блок элементов «ИЛИ, причем выходы регистров функги-и1 производных и старшей производной через блок сдвига, управляюн ие входы которого соединены соответственно с выходами

коммутатора и блока управления, подключены к ипформациопным входам регистра приращений функции и регистров приращений производных, выходы которых соединены с входами соответствуюп1пх регистров функции

и производпых и через блок элемеитов «ИЛИ подключены к входу регистра старщей производной, выходы регистров постоянных коэффициентов подключены к входам соответствующих блоков анализа, управляющие входы которых и управляюп1пе входы коммутатора соедипены с соответствующими выходами блока управления, выход регистра начального прираП1;епия аргумента подключен к входам регистров приращений аргумента, выходы которых

подключены к входам соответствующих регистров переменных коэффициентов, выходы которых соединены с соответствующими входами коммутатора.