Устройство для вычисления экспоненциальной функции Советский патент 1976 года по МПК G06F17/10 G06F7/544 G06F7/556 

управнеяия, другие вход и выход которог соединены с блоком повторения инерции. ,На чертеже представлена структурная схема устройства для вычисления экспоне циальной фудкции. Устройство содержит два одноразрядны сумматора-вычитателя 1 и 2 комбинацио ного типа, два накопительных регистра 3 и 4, блок односторонней памяти 5, вентили 6 и 7, сдвигающий регистр 8, блок определения знака псевдочастного 9, выполненный в виде триггера с логической схемой, блок анализа сходимости 10, вы полненный в виде цифровой схемы сравне блок управления 11, блок сброса 12 и блок повторения итераций 13. Выходы блока односторонней памяти 5, выполнен ного с поразрядной выборкой двух конста Сп(1 + а ) и 6п(1 - 2) одновременно, соединены через вентили 6 и 7 со входом одноразрядного сумматора-вычита теля 1. Вентиль 6 выполнен в виде логического элемента И, вентиль 7 - в виде логического элемента И с инверти рованием одного входного сигнала. Блок управления 11 состоит из генератора так товых (сдвигающих) импульсов, двух счетчиков, дешифратора логических схем и формирователя импульсов. Входом устройства является вход накопительного регистра 3, выходом - выход накопительного регистра 4. Устройство работает следующим образом. В начальном состоянии в регистр 3 заносится значение аргумента, а в регист 4 - единица.. В любой итерации блок управления выдает серию тактовых импуль сов для продвижения содержания регистро 3 и 4 и сдвига содержания регистра 8. По знаку содержимого регистра 3 в блоке 9 вырабатывается очередное значение циф ры псевдочастного ( или - 1), которое используется в следующей итерации. В зависимости от его значения на сумматор вычитатель 1 прох,одит либо значение. кон станты Е п (1 + 2-), либо Е П (1 - ). Значение цифры псевдочастного, поступая на управляющий вход сумматора-вычи тателя 2, определяет режим суммирования-вычитания очередного значения приб лижения функции с его сдвинутым значением на j разрядов вправо. Результат очередного действия поразрядно заносится с выходов одноразрядных сумматоров- вычитателей на входы накопительных регистров младшими разрядами вперед в освобождающиеся при сдвиге старшие разряды накопительных регистров и продвигаются к началу накопительных регистров. Так как система базисных функций, хранящихся в блоке односторонней памяти 5, не удовлетворяет условиям сходимости (исправляемости итераций), то необходимо и достаточно повторять по два раза 3, 5 и 7 итерации, чтобы избежать появления зон несходимпсти на всем интервале изменения аргументов. Это требует значительно меньше времени, чем повторение пр два раза всех итераций. Блок 13 повторения 3, 5, и 7 итераций не изменяет номер следующих за этими итераций. В повторяемой итерации участвует предыдущая константа { с учетом новой цифры псевдочастного). После выполнения П + 1 итераций, где П число разрядов, в накопительном регистре 4 содержится значение искомой функции. Однако для подавляющего большинства значений аргумента процесс сходится на итерации, номер которой меньше П . При этом в накопительном регистре 3 содержимое равно нулю, и блок анализа сходимости 10 выдает сигнал сброса, который запоминается в блоке сброса 12. По этому сигналу блок управления 11 прекращает подачу тактовых импульсов на следующей итерации н процесс вычисления функции заканчивается. Для практически требуемой точности максимальное время вычисления экспоненциальной функции равно Т л П ч- 8 П тактов. Формула изобретения Устройство для вычисления экспоненциальной функции, содержащее блок управления, выходы которого соединены с управляюшими Входами накопительных и сдвигающего регистров и входом блока односторонней памяти, выходы накопительных регистров соединены со входами одноразрядных сум- маторов-вычитателей, выходы которых соединены со входами накопительных регистров, выход одного накопительного регистра соединен со входом блока определения знака псевдочастного, выход которого соединен с управляющим входом одного из од- поразрядных сумматоров-вычитателей, отличающееся тем, что, с целью повышения точности работы и быстродействия устройства, в него введены блок повторения итераций, блок сброса, блок анализа сходимости, вентили , одни входы которых соединены с выходом блока определения знака псевдочастного, другие входы которых соединены с выходами блока односторонней памяти, а выходы вентилей соеди- нены со входом одноразрядного с т 1маторавычитателя; причем вход опока анализа сходимости соединен с выходом соответствующего накопительного регистра, а выходсо входом блока сброса, выход которого соединен с одним входом блока управления, другие вход и выход которого соединены с блоком повторения итераций.

Источники информации, принятые во внимание при экспертизе:

1.Устройство для вычисления функции авторское свидетельство СССР №369565, кл. С06 F 7/38.

2.Лапыгин Е. Д. Аппаратурные методы ускорения вычисления некоторых элементарных функций. Вопросы радиоэлектроники. Серия УП. вып. 7, 1964 г., стр. 1012.

75