Устройство для обнаружения и исправления ошибок в кодовой комбинации Советский патент 1976 года по МПК H04L1/20 G06F11/10 H03M13/51 

вого ключа 4 и через последовательно соединенные нервый ключ 4 и блок 5 формировани полиномов ошибок соединен с первым входом сумматора 6 по модулю два, выход однопороговой схемы 1 через последовательно соединенные буферный 7 и осповной в накопители - с вторым входом сумматора 6 по модулю два, выход которого подключен к информационному входу второго ключа 9, управляющий вход которого связан с выходом блока 10 обнаружения ошибок, выход сумматора 6 по модулю два подключен к входу блока 10 обнаружении ошибок, выход которого соединен с вторым входом блока 5 формирования полиномов ошибок. Предложенное устройство работает следующим образом. Принятая кодовая комбинация одновременно поступает на входы однопороговой 1 и двухпороговой 2 схем. С выхода однопороговой схемы 1 кодовая комбинация, состоящая из последовательности «О и «1, через буферный накопитель 7 вводится в основной накопитель 8. В результате анализа каждого принимаемого элемента кодовой комбинации на выходе двухпороговой схемы 2 появляется сигнал «стирания в том случае, если принятый элемент не может быть отождествлен ни с «1, ни с «О. Эти ненадежные элементы через открытый ключ 4 подаются в блок 5 формирования полиномов ошибок и подсчитываются счетчиком 3. Устройство рассчитано на исправление t - кратных ошибок, поэтому емкость счетчика 3 равна t. При появлении стираний в количестве импульс переноса со счетчика 3 закрывает ключ 4, прекращая ввод «стираний в блок 5. После приема п элементов комбинации корректирующего (п, k) кода, последняя из основного накопителя 8 подается на вход сумматора 6 по модулю два, на другой вход которого одновременно поступает нулевой полином из блока 5 формирования полиномов ошибок. С выхода сумматора б элементы комбинации, соответствующие принятой кодовой комбинации, подаются на вход блока 10 обнаружения ошибок. На выход устройства элементы не поступают, так как ключ 9 находится в закрытом состоянии. При необнаружении ощибок блок 10 выдает сигнал в блок 5 формирования полиномов ошибок и на управляющий вход ключа 9, открывая его. Блок 5, восприняв сигнал необнаружения ошибки, в очередном цикле формирует полином ошибки, аналогичный предыдущему, т. е. нулевой. Кодовая комбинация второй раз поступает из основного накопителя 8 через сумматор 6 и открытый ключ 9 непосредственно на выход устройства. Если при первом цикле проверки блок 10 обнаруживает ошибку, то комбинация из основного накопителя в выдается на проверку второй раз и при этом блок 5 формирует полином однократной ошибки, который на сумматоре 6 осуществляет первое исправление принятой комбинации. Исправленная комбинация проверяется блоком 10, который при необнаружении ошибки выдает сигнал в блок; 5 и на управляющий вход ключа 9, открывая: его. Блок 5 формирует полином однократной: ошибки, аналогичный предыдущему и исправленная комбинация в очередном цикле через; открытый ключ 9 поступает на выход устройства. Если блок 10 обнаружит ошибку в первом варианте исправленной комбинации, то проверки продолжаются. При этом блок б формирует очередной полином ошибки и т. д. до первого необнаружения ошибки в какомлибо из вариантов исправленной комбинации. В этом случае исправленная комбинация в очередном цикле работы через открытый ключ 9 поступает на выход устройства. Если ошибка будет обнаружена во всех циклах проверки, включая и последний, при котором комбинация исправляется полиномом t - кратной ошибки, то блок 10 обнаружения ошибок фиксирует наличие в принятой комбинации неисправляемой ошибки, о чем выдает сигнал на выход. В результате устройство для обнаружения и исправления ошибок в кодовой комбинации исправляет ошибки до if-кратных включительно при использовании корректирующего кода с минимальным кодовым расстоянием d- --t-1 и обнаруживает часть ошибок более высокой кратности. Формула изобретения Устройство для обнаружения и исправления ошибок в кодовой комбинации, содержашее однопороговуюидвухпороговую схемы, входы которых соединены с входом устройства, причем выход двухпороговой схемы через счетчик подключен к управляющему входу первого ключа и через последовательно соединенные первый ключ и блок формирования полиномов ошибок соединен с первым входом сумматора по модулю два, выход однопороговой схемы через последовательно соединенные буферный и основной накопители - с вторым входом сумматора по модулю два, выход которого подключен к информационному входу второго ключа, управляющий вход которого связан с выходом блока обнаружения ошибок, отличающееся тем, что, с целью повышения достоверности, выход сумматора по модулю два подключен к входу блока сбиаружения ошибок, выход которого соединен с вторым входом блока формирования полиномов ошибок. Источники информации, принятые во птгамание при экспертизе. 1- Авторское свидетельство СССР №335689, М. Кл.ООбР 11/00, Ш72. 2. Авторское свидетельство СССР №423255, М. Кл.2 И 04L 1/10, 1974 (прототип).