Устройство для обнаружения и исправления ошибок Советский патент 1986 года по МПК H03M13/15 

бинацию, а с блока 3 на регистр 4 поступает последовательность 1 и О, в которой единицы располагаются в тех позициях, где было несовпадение разрядов исходной комбинации.

1

Изобретение относится к технике вязи и может быть использовано в апаратуре передачи при разработке стройств, обеспечивающих помехостойчивый прием многократно повторяемой информации.

Цель изобретения - повышение быстродействия .

На чертеже представлена структурая электрическая схема устройства ля обнаружения и исправления ошиок.

Устройство содержит блок 1 пребразования, блок 2 мажоритарной выборки, блок 3 определения достоверности символов, первый 4 и второй 5 регистры, сумматор 6 по модулю два, первый 7, второй 8, третий 9, четвертый 10, пятьй 11 и шестой 12 элементы И, первый 13, второй 14 и третий-15 элементы ИЛИ, декодирующий блок 16, первый 17, второй 18 и третий 19 счетчики, первый 20, второй 21, третий 22, четвертый 23 и пятый 24 триггеры, блок 25 сравнения.

Блок 3 определения достоверности символов содержит первый 26, второй 27, третий 28 дополнительные сумматоры по модулю два и дополнительньм элемент ИЛИ 29.

Устройство для обнаружения и исправления ошибок работает следующим

образом. I

Перед приемом информации первый и второй триггеры 20 и 21 переводятся в единичное состояние, а вся остальная память - в нулевое.

Информация, закодированная циклическим кодом, в виде п элементных- кодовых комбинаций поступает на вход устройства: в блок 1, осуществляющий преобразование информаи.ии из по- следоватЕ .льного кода в параллельный.

243100

ИнфopмaцvIя с блока 2 через элемент ИЛИ 13 поступает на ДБ 16 и далее на выкод, если нет ошибок. Если ошибка обнаруживается, то осуществляется формирование полиномов ошибок, 1 ил.

0

и через первый элемент ИЛИ 13 - в декодирующий блок 16,, В последнем осуществляется проверка комбинаций на соответствие циклическому коду.

5 В случае, когда хотя бы одна из трех повторяемых комбинаций будет правильна, она выдается на выход устройства посредством первого триггера 20 и второго элемента И 8. С прохождением

О последнего импульса выходной комбинации схема устройства приводится в ис- ходное состояние. По последнему импульсу, поступившему на вход третьей кодовой комбинации, включается в ра-,

5 боту первый счетчик 17, рассчитанный на подсчет 2 п тактов работы и выдающий сигналы на первом выходе после прохождения п тактов, на втором (2 п-1) тактов и на третьем - 2 п тактов работы. Если все комбинации будут искажены, то одинаковые разряды, повторяемых комбинаций из блока 1 поступают в блок 2, которьм форми- :Рует из них символы итоговой комбинации по принципу большинства, и в блок 3j реализующий логическую функцию

Y X, .

Блок 3 выдает информацию в первый регистр 4 в виде последовательности нулей и единиц таким образом, что единицы -находятся на тех позициях, где кгмело место хотя бы одно несовпадение в одноименных разрядах исходных комбинаций.

Информация, пройдя цикл мажоритарной обработки в блоке 2, записьта- ется во второй п-разрядный регистр 5 поступает на декодирующий блок 16, первьв элемент ИЛИ 13, откуда в случае отсутствия ошибок выдается на выход устройства аналогично рассмотренному,. Ксли ошибка обнаруживается, то на поступающую из второго реги- стра 5 комбинацию предварительно

0

5

1

на сумматоре 6 накладывается сформированный полином первой одиночной ошибки.

. Смысл формирования полинома ошибки состоит из комбинации несовпадений полиномов одиночных ошибок. .Например, для ц 7 и комбинации несовпадений 0110100 вьщеляется полином первой одиночной ошибки вида 0000100. Если это не приводит к устранению искажения, то формируется полиномом следующей одиночной ошибки 0010000 и т.д. Осуществляется это схемой следующим образом, С прохождением первой единицы комбинации несовпадений через первый элемент И 7, подготовленной первым сче .чиком 17 после прохожд.ения п тактов работы с момента его включения (а всего, с началом работы устройства будет идти пятая серия п тактов) с помощью пятого триггера 24, которьй также включает в работу третий счетчик 19, через третий элемент ИЛИ 15 второй триггер 21 переходит в нулевое состояние. При этом снимается сигнал разрешения на прохождение информации из первого регистра 4 через первый элемент И 75 и запрещает подсчет тактовых импульсов третьи счетчиком 19, осуществляя тем самым запоминание в нем р, -номера такта, на котором произошло несовпадение.

Емкость третьего счетчика 19 рассчитана на подсчет Р(п+1) тактов работы. Сформированный таким образом полином одиночной ошибки накладывается в сумматоре 6 на комбинацию из второго регистра 5.

Полученный результат -поступает в декодирующий блок 16. По истечении (2 ) тактов работы (здесь и ниже отсчет времени проводится с момента включения первого счетчика 17 в работу), сигналом первого счетчика 17 через четвертый триггер 23 . производится подготовка шестого элемента И 12 к прохождению информации.

При необнаружении ошибки блок 16 декодирования обеспечивает вьшод информации по информационному каналу на выход устройства.

С прохождением 2 п тактов работы через второй элемент ИЛИ 14 подготовленный шестой элемент И 12, первый счетчик 17 переводит третий триггер 22 в единичное состряние, обеспечи43100Л

вая этим прохождение тактовых импульсов через пятый элемент И 11 на вход второго счетчика 18, рассчитанного на подсчет ti тактов работы. 5 Блок 25 (компаратор) при отсчете вторым счетчиком 18 такого же числа )1 тактов, как и третий счетчик 19, вьщает сигнал на второй триггер 21 через третий элемент ИЛИ 15, уста- 10 навливая его в единичное состояние и обеспечивая этим прохождение оставшейся (п-ft,) части кодовой комбинации, первая ее часть включительно до Р; - разряда выдавалась первым 15 регистром 4 на закрытый первый элемент И 7 до поступления через первый элемент И 7 очередной единицы. Кроме того, этим сигналом обнуляется второй счетчик 18 и третий триггер 22, 2Q запрещая при этом прохождение тактовых импульсов через пятьй элемент И 11 на вход второго счетчика 18. С поступлением (п- Р,) части комбинации третий счетчик 19 продолжает подсчет 25 тактовых импульсов с числа ((1+1) до числа Рг (номер разряда очередной единицы) полином единичной ошибки с единицей только в jij разряде поступает в сумматор 6, куда по вто- 3Q- рому входу подается информация из второго регистра 5. Итоговая комбинация подается в декодирующий блок 16, В случае обнаружения ошибки после прохождения очередной п серии тактов первый счетчик 17 через третий триггер 22 включает в работу второй счетчик 18, которьм начинает подсчет числа тактовых импульсов на втором счетчике 18 величины, происходит сравнение показаний второго и третьего счетчиков 18 и 19 в блоке 25 и на сх мматор 6 поступает оставшаяся (п- jb ) часть комбинации несовпадений, с приходом очередной единицы происходит инвертирование соответствующего Рд-разряда комбинации из второго регистра 5 на сумматор 6. Третий счетчик 19 при этом, начав отсчет с числа (2 1), останавливается с отсчетом и ждет такого же отсчета на втором счетчике 18, после чего продолжает подсчет тактовых импульсов с числа (/,+ 1),

В дальнейшем устройство работает 5 аналогично описанному. Если же ошибка после наложения всех одиночных полиномов ошибок все-таки обнаруживается,( то третьим счетчиком 19 с отсчетом

5

0

5

(n+1) такта выдается сигнал о наличии неисправляемой ошибки,который используется такжеи для приведения схемы устройствав исходное состояние.

Формула изобретения

Устройство для обнаружения и исправления ошибок, содержащее блок преобразования и блок мажоритарной выборки, первый и второй регистры сумматор по модулю два, первый и второй элементы И, первый элемент ИЛИ, декодирующий блок, блок определения достоверности символов и блок сравнения, при этом выходы блока преобре зования соединены с соответствующими входами блока мажоритарной выборки и соответствующими входами блока

определения достоверности символов,

о выход которого соединен с входом

первого регистра выход которого соединен с первым входом первого элемен та И, первьм выход блока декодирования соединен с первым входом второго элемента И, выход второго регистра соединен с первым входом сумматора по модулю два, второй вход которого соединен с выходом nepWoro элемента И, отличающееся тем, что, с целью повышения быстродействия, в него введены третий, чет вертьм, пятый и шестой элементы И, второй и третий элементы КТШ, три счетчика, пять триггеров, при этом блок определения достоверности символов содержит три дополнительных сумматора по модулю два и дополнительный элемент ИЛИ, входы которого соединены с соответствующими выходами первого, второго и третьего дополнительных сумматоров по модулю два, входы которых являются со- . ответствующими входами блока определения достоверности символов, при этом выход дополнительного элемента ИЛИ является выходом блока определения достоверности символов .при этом выход блока мажоритарной выборки соединен с входом второго регистра и первым входом первого элемента ИЖ, выход которого соеди- . нен с входом декодирующег о блока.

ВНИИПИ Заказ 3716/.55 Тираж 816 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

второй выход которого соединен с входом установки О первого тпиггера, инверсный выход которого соеди- нен с вторым входом второго элемента И, выход которого является выходом устройства, а прямой выход первого триггера соединен с первым входом третьего элемента И-, второй вход

:оторого соединен с выходом сумматора по модулю два, а вьЬсод третьего элемента И соединен с вторым вхо- дом первого элемента ШМ,, третий вход которого соединен с входом блока преобразования и является входом устройства, вход первого счетчика и первые входы четвертого и пятого элементов И являются тактовыму входами устройства, первый выход первого счетчика соединен с первым входом второго элемента ИЛИ и входом установки 1 второго триггера, прямой выход которого соединен с вторым Еходом первого элемента И, третий вход которого соединен с прямым выходом третьего триггера, счетный вход которого соединен с выходом трет1)его элемента ИЛИ, .первый вход которого соединен с выходом первого

элемента И, а второй вход - с выходом блока сравнения и входами установки 1 четвертого триггера и второго счётчика, второй и третий выходы первого счетчика соединены соответствеино с входом установки 1 пятого триггера и вторым входом второго элемента ИЛИ, выход которого соединен с первым входом шестого элемента И, второй вход и выход которого

соединены соответственно с прямь м выходом пятого триггера и входом установки 1 .четвертого триггера, выход которого соединен с вторым входом пятого элемента И, выход которого соединен со счетньм входом второго счетчика, инверсный выход второг.о триггера соединен с инверсным выходом третьего триггера и инверсным входом четвертого элемента И, выход которого соедияен с входом третьего счетчика, при этом выходы второго и третьего счетчиков соединены с соответствующими входа- ми-блока сравнения.

Изобретение относится к технике связи и может использоваться в устройствах, обеспечивающих помехоустойчивый прием многократно повторяемой информации. Повьппается быстродействие. Устройство содержит блок 1 преобразования, блок 2 мажоритарной в 1борки, блок 3 определения достоверности символов, регистры 4 и 5, сумматор 6 по модулю два, элементы И 7-12, элементы ИЛИ 13-15, декодирующий блок (ДБ) 16, счетчики 17-19, триггеры 20-24, блок 25 сравнения. Информация, закодированная циклическим кодом, поступает через злемент ИЛИ 13 на (ДБ) 16, а через блок 1, преобразующий последовательный код в параллельный - на блок 3 определения достоверности символов и.на блок 2 мажоритарной выборки В ДБ 16 осуществляется проверка комбинаций на соответствие циклическому коду. Если хотя бы одна из трех повторяемых комбинаций правильна, она с помощью триггера 20 и элемента И 8 поступает на выход. Если все комбинации искажены, то из оди- :наковых разрядов повторяемых комбина- -ций блок 2 формирует итоговую ком- (С (Л to 00