Регистр сдвига Советский патент 1977 года по МПК G11C19/28 

чена ко второй обкладке двоичного МДП-коиденсатора 9, к стоку транзистора 6, к затворам транзисторов 3 и 7, к стоку транзистора 8 и к первой обкладке конденсатора 5, вторая обкладка которого соединена со стоком транзистора 3. На чертеже поз. 15-18 - узловые емкости.

При подаче на информационный вход 11 логической «1 под затвором двоичного МДПконденсатора 4 индуцируется канал, служащий одной из обкладок этого конденсатора. С появлением на шине 13 тактового импульса двоичный МДП-конденсатор 4 передает дополнительное напряжение на затвор транзистора 1, в результате чего затворное напряжение транзистора превышает напряжение тактового импульса. При этом открываются транзисторы 1 и 2 и происходит заряд узловой емкости 16, т. е. на выход первой ячейки передается логическая «1. По окончании тактового импульса на шине 13 транзистор 2 закрывается, и на узловой емкости 16 хранится логическая «1. Так как выход первой ячейки соединен со входом второй ячейки, то с появлением на шине 14 тактового импульса аналогично происходит передача логической «1 на выход второй ячейки, который является информационным выходом разряда. После этого необходимо «стереть логическую «1, хранящуюся на выходе первой ячейки, т. е. разрядить узловую емкость 16 до потенциала общей шины питания. Для этого используются вспомогательный транзистор 3 и конденсатор 5. Во время нарастания тактового импульса на шине 14 через конденсатор 5 происходит заряд узловой емкости 15. По достижении на затворе транзистора 3 напряжения порога он открывается и происходит разряд узловой емкости 15 через открытый транзистор 3 на шину 13, которая в это время находится под потенциалом общей шины питания. Во время спада тактового импульса на шине 14 узловая емкость 15 заряжается положительно. При этом сток транзистора 3 становится положительным по отношению к подложке.

Сток транзистора 3 топологически расположен по отношению к истоку транзистора 2 так, что неосновные носители, инжектированные стоковой областью транзистора 3 в подложку, устремляются в направлении истоковой области транзистора 2. Возникает, так называемый, «биполярный ток, который разряжает узловую емкость 16 до потенциала общей шины питания. После передачи логической «1 с выхода 12 разряда в следующий разряд аналогично происходит «стирание логической «1 на выходе разряда.

При поступлении на информационный вход 11 логического «О МДП-конденсатор 4 имеет минимальное значение емкости, из-за отсутствия канала под его затвором. Транзистор 1 с приходом тактового импульса на шину 13 не открывается, и узловая емкость остается под

потенциалом общей шины питания, т. е. па выходе первой ячейки хранится логической «О. Так же происходит передача логического «О на выход второй ячейки.

5 Для надежного функционирования устройства спад тактового импульса на шине 13 должен опережать во времени нарастание тактового импульса на шине 14. Кроме того, топологически область стока транзистора 3 необходимо располагать как можно ближе к области истока транзистора 2 (минимальное расстояние определяется удвоенной шириной обедненной области /э-п-перехода истока при наибольшем обратном напряжении) и как

5 можно дальше от области истока транзистора 7. Соответственно, область стока транзистора 8 должна быть максимально приближена к области истока транзистора 7 и максимально удалена от области истока транзистора 2.

0 Таким образом, введение вспомогательного МДП-транзистора и конденсатора в каждую .ячейку разряда предлагаемого регистра сдвига существенно увеличивает, по сравнению с известными, его быстродействие, так как отпа5 дает необходимость увеличения емкостей истоков управляющих транзисторов, а следовательно, время, необходимое для разряда этих емкостей уменьшается. На фиг. 2 показаны диаграммы а и б -

0 тактовых импульсов соответственно на шинах 13 и 14; в - входного сигнала; г - сигналов на узловой емкости 15; д - сигналов на узловой емкости 16; е - сигналов на узловой емкости 17; ж - сигнала на выходе разряда.

Формула изобретения

Регистр сдвига, содержащий в каждом разряде две ячейки, каждая из которых состоит

0 из управляющего и передаточного МДП-транзисторов, соединенных последовательно, причем затвор управляющего транзистора подключен к информационному входу регистра и к первой обкладке двоичного МДП-конденса5 тора, вторая обкладка которого подключена к стоку управляющего транзистора и к первой тактовой шине, к которой подключен затвор передаточного транзистора, исток которого подключен к информационному выходу, отличающийся тем, что, с целью увеличения быстродействия, в нем каждая ячейка содержит вспомогательный МДП-транзистор и конденсатор, первая обкладка которого подключена к стоку вспомогательного транзистора, вторая - к затвору и ко второй тактовой шине, исток вспомогательного транзистора соединен с первой тактовой шиной.

Источники информации, принятые во внимание при экспертизе:

1. Патент США № 3395292, кл. 340-173, 1968.

2. Патент США № 3678290, кл. 340-173, 1972.

ll

11

:i:/fl

/7

НТ

в-

/5гЬ5

72