Элемент памяти для регистра сдвига Советский патент 1979 года по МПК G11C19/28 

(54) ЭЛЕМЕНТ ПАМЯТИ ДЛЯ РЕГИСТРА СДВИГА

1. Изобретение относится к автоматике и вычислительной технике, в частности к запоминающим элементам цифровых устройств. Известна запоминающая ячейка для регистра сдвига, выполненная на МДП-транзисторах и состоящая из двух каскадов, каждый из которых содержит инвертор и передаточный транзистор 1. Для такой ячейки характерны невысокое быстродействие и большая мощность потребления. Обусловлено это наличием на выходе каждого каскада больщой паразитной емкости, представляющей собой емкость затвор - канал ключевого транзистора инвертора, а также наличием сквозных токов в инверторах. Известна также ячейка памяти 2, которая характеризуется экономичностью по потребляемой мощности, поскольку отсутствуют сквозные токи. Однако быстродействие такой ячейки невысокое, так как для обеспечения нормальной работы требуется пауза между тактовыми сигналами. Наиболее близкой к изобретению из известных по технической сущности является ячейка памяти для регистра сдвига 3, которая содержит два элемента памяти, каждый из которых включает в себя упрзвляющий усилитель МДП-транзисторов, соединенные последовательно, и МДП-конденсатор, включенный между затвором и стоком управляющего транзистора. Недостаток такой ячейки заключается в низком быстродействии. Причина этого - необходимость значительного увеличения емкостей истоков управляющих транзисторов по сравнению с емкостями потоков усилительных транзисторов с целью предотвращения передачи ложной логической «1, когда логический «О следует за логической «1. Увеличение емкостей приводит к увеличению времени заряда их, а значит, к снижению быстродействия ячейки памяти. Цель изобретения - повыщение быстродействия путем уменьшения времени заряда истоковой емкости управляющего МДПтранзистора. Указанная цель достигается тем, что в элемент памяти для регистра сдвига, содержащий управляющий МДП-транзистор, затвор которого соединен с информационным входом элемента памяти, усилительный МДП-транзистор, затвор которого соединен со стоком управляющего МДП-транзистора и с первой тактовой шиной, сток усилительного МДП-транзистора соединен с истоком управляющего МДП-транзистора, исток усилительного МДП-транзистора - с выходом элемента памяти, и вторую тактовую шину, введен разрядный МДП-транзистор, сток которого соединен с затвором управляющего МДП-транзистора, исток - с второй тактовой шиной, а затвор - со стоком усилительного МДП-транзистора.

На чертеже представлена электрическая схема элемента памяти.

Он содержит управляющий МДП-транзистор 1, усилительный МДП-транзистор 2, разрядный МДП-транзистор 3, тактовые шины 4 и 5.

Принцил работы предложенного элемен.та памяти удобно объяснить, рассматривая процесс сдвига информации, у которой за логической «1 следует логический «О.

При подаче на информационный вход напряжения логической «1 во время действия высокого потенциала тактового сигнала на щине 4 открываются транзисторы 1 и 2 и происходит заряд узловых емкостей в точках 6 и 7. По достижении в точке 8 напряжения логической открывается транзистор 3 и начинается разряд узловой емкости входа на шину 5, которая в это время находится под потенциалом шины нулевого потенциала. Транзистор 1 закрывается, а на узловой емкости в точке 8 сохраняется напряжение логической «1. По окончании действия высокого потенциала тактового сигналана шине 4 закрывается транзистор 2, а на выходе элемента памяти (первого) запоминается логическая «1.

Аналогичным образом, во время действия высокого потенциала на шине 5 происходит передача напряжения логической «1 в те же точки второго элемента памяти. Открывающийся при этом транзистор 9-второго элемента памяти разряжает узловую емкость точки 7 на щину 4, находящуюся в этот момент времени под потенциалом шины нулевого потенциала.

В это же время на информационный вход элемента памяти поступает логический «О. Управляющий транзистор второго элемента памяти предыдущей ячейки (не показан на чертеже) при этом закрыт. Поэтому узловая емкость на информационном входе 6 заряжаться не будет. Однако с помощью емкости затвор-канал усилительного транзистора второго элемента памяти предыдущей ячейки во время нарастания высокого потенциала тактового сигнала на щине 5 на узловую емкость информационного входа первого элемента передается дополнительное напряжение, достаточное для отпирания транзистора 1. При этом происходит разряд емкости точки 8 на щину 4. Во время спада высокого потенциала тактового сигнала на щине 5 это дополнительное напряжение снимается с помощью той же емкости затвор-канал передаточного транзистора второго элемента памяти предыдущей ячейки па.мяти. В результате, на входе 6 сохраняется напряжение логического «О. По приходу высокого потенциала тактового сигнала на щину 4 транзистор 1 закрыт и на нулевой емкости точки 7 сохраняется напряжение логического «О. Аналогично, по приходу высокого потенциала тактового сигнала На транзистор 10 не открывается и на выходе второго элемента тоже сохраняется логический «О.

Таким образом, благодаря введению в элемент памяти разрядного транзистора существенно повышается, по сравнению с прототипом, быстродействие, так как отпадает необходимость увеличения емкостей истоков управляющего транзистора, а следовательно время, необходимое для заряда этой емкости, уменьшается.

Формула изобретения

Элемент памяти для регистра сдвига, содержащий управляющий МДП-транзистор, затвор которого соединен с информационным входом ячейки памяти, усилительный МДП-транзистор, затвор которого соединен со стоком управляющего МДП-транзистора и с первой тактовой шиной, сток усилительного МДП-транзистора соединен с истоком управляющего МДП-транзистора, исток усилительного МДП-транзистора соединен с выходом элемента памяти, вторую тактовую щину, отличающийся тем, что, с целью повышения быстродействия путем уменьщения времени заряда истоковой емкости управляющего транзистора, в элемент памяти введен разрядный МДП-транзистор, сток которого соединен с затвором управляющего МДП-транзистора, исток разрядного. МДП-транзистора соединен с второй тактовой щиной, а затвор - со стоком усилительного МДП-транзистора.

Источники информации, принятые во внимание при экспертизе

3. Патент США, № 3808458, кл. 307-221 опублик. 1974 (прототип).