Запоминающее устройство с самоконтролем Советский патент 1983 года по МПК G11C29/00 

Изобретение относится к вычисли тельной технике и может быть испол зовано при построении запоминающих устройств(ЗУ). : Шстоянное усложнение основных узловгЭВМ,в частности ЗУ большой емкости с развитыми средствами коррекции ошибок, привело к возник новению проблемы их эффективного обслуживания. Для решения этой проблемы создаются .встроенные средства аппаратного контроля, выполняюише проверку различных блоков р1 , Известно устройство для контроля памяти, содержащее накопитель, основной и дополнительный регистры, блок коррекции, схемы сравнения, которое выполняет в автономном режиме проверку накопителя и цепей кодирования и декодирования информ ции 2j . Недостатком этого устройства яв ляются большие аппаратурные затраты и необходимость использования нако пителя для проверки цепей коррекции что приводит к отсутствию возможно сти оперативной проверки схем коррекции . Наиболее близким к предлагаемому является устройство, содержащее накопитель, регистры информационны и контрольных разрядов, генератор четностей, сумматор по модулю два и дешифратор коррекции, выходы которого подключены к первым входам регистра информационных разрядов, а входы - к выходам сумматора по м дулю два, первые входы которого под ключены к выходам регистра контрол ных разрядов, а вторые входы - к вы хода генератора четностей входы которого подключены к первым выход устройства и выходам регистра инфор мационных разрядов, вторые входы которого и входы регистра контроль ных разрядов подключены к. соответствующим выходам накопителя. Устройство позволяет осуществить проверку цепей кодирования,, декодирования и коррекции информации, а так анализ неисправностей 3J.. Недостатком известного устройства является необходимость наличия генератора четностей для формирования требуемых кодовых комбинаций проверки и логического блока для вы полнения анализа результата.сравнения, а также усложнения входных , цепей дешифратора коррекции для обеспечения приема синдрома либо от .сумматора по модулю два, либо от генератора четностей. Кроме того, для выполнения проверки необходимо резервировать определенные промежутки времени, что приводит к уменьшению полезного времени работы ЗУ и. ограничению функциональных возможностей из-за отсутствия возможности выполнения оперативной проверки. Цель изобретения - повьлиение надежности устройства за счет контроля цепей коррекции. Указанная цель достигается тем, что в устройство, содержащее накопитель, регистры информационных и контрольных разрядов, генератор четностей, сумматор по модулю два и дешифратор, выходы которого подключены к первому входу регистра информационных разрядов, а входы к выходotM сумматора по модулю два, одни входы которого подключены к выходам регистра контрольных разрядов, а другие входы - к выходу генератора четностей, входы котярого соединены с выходами регистра информационных разрядов и являютря выходом устройства, вторые входы регистров информационных и контрольных разрядов подключены к выходам накопителя, введены генератор импульсов, триггер, инвертор, элемент ИЛИ, причем выходы дешифрато.ра подключены к входам элемента ИЛИ, выход которого подключен к- информационному входу триггера, выход которого соединен с -управляющими входами сумматора по модулю два и генератора импульсов и является контрольным выходом устройства, выход генератора импульсов подключен к первому входу регистра контрольньис разрядов и входу инвертора, выход КОТОРОГО соединен со счетным входом триггера, вход генератора импульсов является управляющим входом устройства. На чертеже показана структурная схема запоминающего устройства с са- моконтролем. Устройство содержит генератор 1 четностей, сумматор 2 по модулю два, дешифратор 3 коррекции, накопитель 4, регистр 5 информационных разрядов, регистр 6 контрольных разрядов, элемент ИЛИ 7, генератор 8 импуль- . сов, инвертор 9 и триггер 10. Шны 11 и 12 являются контрольными выходами устройства, а шина 13 - управляющим входом. выходы накопителя 4 подключены к вторым входам регистра 5 и входам регистра 6, выходы которого подключены к .первым входам блока 2, выходы которого подключены к входам ешифратора 3,- выходы которого подключены к входам элемента ИЛИ 7 и первым входам регистра 5, выходы которого подключены к выходу 11 устройства и входам генератора 1, выходы которого подключены к вторым входам блока 2, управляющий вход которого подключен к управляющему входу генератора импульсов, к выход триггера 10 и контрольному выходу 12 устройства, управляющий вход 13 которого подключен к входу генерато импульсов, выход которого подключен к счетному входу регистра 6 и входу инвертора 9, выход которого подключен к счетному входу триггера 10, информационный вход которого подключен к выходу элемента ИЛИ 7. Устройство работает следующим образом. При включении электропитания триггер 10 устанавливается в исходное нулевое состояние. В устройстве использованы коды коррекции одиночной ошибки, например коды Хемминга. 1фоме того, состояния регистра 6 и триггера 10 изменяются при поступлении на их- счетные входы сигнала положительной полярности . В режиме чтения считанное из накопителя 4 слово поступает на ре-, гистры 5 и 6. Г|эичем информационные разряды записываются в регистр 5 через его вторые входы, а контрольные - в регистр б. Далее генератор чётностей выполняет кодирование информационных разрядов и посылает результат кодирования в блок 2 чере его вторые входы. Блок 2 через первые входы принимает контрольные разряды из регистра б и выполняет и сравнение с результатом кодирования Цэи наличии несовпадения на выходе блока 2 формируется код номера неисправного разряда (синдром), который поступает на входы дешифратора для дгшьнейшей коррекции (инвертиро вания) информационных разрядов чере первые входы регистра 5. Время от начала формирования син рома на выходе блока 2 до окончания выполнения коррекции через дишиф.ратор 3 информации на регистре 5 на вем циклом коррекции. Цэи выполнени режима регенерадии на вход устройства поступает сигнал начала выполнения цикла регистращии, разрешающий генератору 8 формировать импуль сы на своём выходе. По этому сигналу накопитель 4 переходит в режим регенерации хранящейся информации, а устройство - в режим проверки схе коррекции. В режиме проверки импуль ,с выхода генератора 8 поступает на счетный вход регистра 6 и увеличивает его состояние на единицу. Информация, которая может быть случайной и несущественной для выполне ния проверки, поступает на входы блока 2, который формирует на выходах синдром, являющийся либо действительным, когда указывает на оди дов регистра 5, либо недейств противном случае (нулером также является недейстм). справного устройства возможны инации значений сигнала на лемента ИЛИ 7 в начале и в кла коррекции, которые притабл. 1. Таблица 1 Логическое значение сигнала на выходе элемента ИЛИ 7 ия после Цикла до цикла коррекции коррекции комбинация, соответствующая случаю установки на входах дешифратора 3 недействительного синдрома, который не изменяется и после окончания цикла коррекции; комбинация, соответствующая случаю установки на входах дешифратора 3 действительного синдрома, который после окончания цикла коррекции (инверсия одного из разрядов регистра 5) становится нулевым. еисправного устройства возкже две комбинации, котоедены в табл. 2. Таблиц а Логическое значение сигнала на выходе элемента ИЛИ 7 ия до цикла после цикла коррекции коррекции комбинация, соответствующая случаю установки на входах дешифратора 3 недействительного синдрома; При этом из-за неисправностей цепей коррекции в процессе выполнеЕШя цикла коррекции ошибочно инвертируется один из разрядов регистра 5; d - комбинсщия, соответствующая случаю установки на входах дешифратора 3 действительного синдрома, который может быть ошибочным из-за неисправностей генератора 1, регистра 5 или 6,либо из-за неисправностей цепей коррекции, приводящих к инвертированию (или неинвертировайию другого разряда в цикле коррекции. Из табл 1 и 2 видно, что значени сигнала на выходе элемента ИЛИ 7 пос ле выполнения цикла коррекции позволяет характеризовать работоспособность цепей приема, хранения и коррекции считанной из накопителя 4 информации. Таким образом, проверив состояние значения сигнала на выходе элемента ИЛИ 7 после выполнения цикла коррекции, можно судить о работфспособности контролируемых цепей. Пээтому после окончания цикла коррекции (окончание формирования импульса на выходе генератора 8 в конце работы первого полупериода) на выходе инвертора 9 формируется импульс положительной полярности, который фикси рует в триггере 10 состояние элемента ИЛИ 7. После этого генератор 8 фО 1Ируетследующий импульс, и процесс .проверки повторяется для другого кода информации, уст,ановленного на регистрах 5 и б. Если в процессе проверки триггер 10 зафиксирует ошибку (логическая 1 на его выходе), то на контрольном выходе 12 устройства формируется сигнал ошибки, а на управляющие входы генератора 8 и блока 2 поступает сигнал блокировки, который запрещает соответственно генерацию импульсов и формирование синдрома. Дж этом ЗУ продолжает работу с отключенными схемами коррекции по окончании выполнения текущей программы в ЭВМ. Оператор по сигналу оишбки на контрольном выходе 12 заменяет сменный узел. Таким образом, предлагаемое устройство по сравнению с нзвестным расширяет функцио;нальные возможности за счет обес печения оперативной проверки всех .цепей приема, коррекции и выдачи ИMфopмaдии на любых случайных кодовых кс 1бинациях, учитывая, что при реальной работе ЭВМ считанная из накопителя 4 информация принимает всевозможные значения. Такая проверка выполняется при минимальных затратах на дополнителt:oe оборудование без потерь времени на проверку.

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее накопи- .. тель, регистры информационных и контрольных разрядов, генетарор четностей, сумматор по модулю два и дешифратор, выходы которого подключены к первому входу регистра информационных- разрядов, а входы - к выходам сумматора по модулю два, одни входы которого подключены к выходам регистра контрольных разрядов, а другие входы - к выходу генератора четностей, входы которого co-i единены с выходами. регист За информационных разрядов и являются выходом устройства, вторые входы регистров информационных и контрольных разрядов подключены к выходам накопителя, отличающееся тем, что, с целью повыпения надежности устройства за счет контроля цепей коррекции. Внего введены генератор импульсов, триггер, инвертор и элемент ИЛИ, причем выходы деомфратора подключены к входам элемента ИЛИ, выход которого подключен к информационному входу триггера, выход которого соединен с управляющими входами сумматора -по модулю два и геS нератора импульсов и является конт-; СП рольным выходом устройства, выход генератора импульсов подключен к первому входу регистра контрольных разрядов и входу инвертора, выход которого соединен со счетным входом триггера, вход генератора импульсов является управляющим входом устройства. ел ;о 05 СлЭ